-
用户397978
2010-12-20 21:33
-
u1和u2的相位
-
在这种情况下,可逆计数器"加"与"减"的周期相同,只要可逆计数器的k值足够大(k>M/4),其输出端就不会产生进位或借位脉冲。这时,加/减脉冲控制器只对其时钟2Nf ...
-
-
用户397978
2010-12-20 21:33
-
电路技术的发展
-
数字 锁相环 路已在数字通信、无线电电子学及电力系统自动化等领域中得到了极为广泛的应用。 传统的全数字锁相环路(DPLL)是由中、小规模TTL集成电路构成。 ...
-
-
用户397978
2010-12-20 21:30
-
工作原理
-
1 工作原理 全数字锁相环路的结构框图如图1所示。 其中数字鉴相器由异或门构成,数字环路滤波器由变模可逆计数器构成,数控振荡器由加/减脉冲控制 ...
-
-
用户397978
2010-12-20 21:28
-
时钟2Nf0经除H(=M/2N)计数器得到
-
可逆计数器和加/减脉冲控制器的时钟频率分别为Mf0和2Nf0。这里f0是环路的中心频率,一般情况下M和N为2的整数幂。时钟2Nf0经除H(=M/2N)计数器得到。限时的相应波 ...
-
-
用户397978
2010-12-20 21:28
-
数字环路滤波器的设计
-
这里重点介绍数字环路滤波器的设计。数字环路滤波器是由变模可逆计数器构成。在ud的控制下,当j=0时,对时钟Mf0进行"加"计数;当j=1时,进行"减"计数。可逆计 ...
-
关闭
站长推荐
/1