用户413306的文章-面包板社区

 

文章

首页 我的博文

用户413306 2012-2-4 16:38: vhdl 变量与信号区别 type符号使用; 以下内容是转帖自：http://blog.sina.com.cn/s/blog_679178c30100jmry.html 1.VHDL描述的是硬件，而不是软件。在所有的设计开始之前在心目中都应当有一 ...; 6066 4 0 4

fpga

用户413306 2012-2-4 12:42: 一个简单的加法状态机; 下面是一个状态机的程序，是我们的一个项目工程中的一段，只是思想比较简单，所以说我把它给摘录了下来，以后工程项目中可以用到 proc ...; 1458 6 0 6

fpga

用户413306 2012-2-4 12:28: 博客主要功能介绍; 本人qq：117838621，昵称：司令本人在此开博的目的是在学习fpga/cpld/vhdl/verilog 的学习过程中遇到的问题和解决的方法，以及学习中涉及的程序代码等发 ...; 1225 5 0 5

fpga

用户413306 2012-2-4 12:13: vhdl 从d触发器程序理解vhdl语法; 以下内容是根据《eda技术使用手册》第三版中的一个实例的介绍下面是一个d触发器的代码 LIBRARY IEEE ; USE IEEE.STD_LOGIC_1164.ALL ; ...; 3230 5 0 5

fpga

用户413306 2012-2-3 23:09: verilog 入门共阳极流水灯; //流水灯：Max300a 3128atc100-10,24Mhz，led是共阳极的。 //实现的功能中间每隔1s点亮流水灯。 //流水灯：Max300a 3128atc100-10,24Mhz ...; 2769 5 1 6

fpga

用户413306 2012-2-3 23:01: 以半加器解释vhdl case 元件例化等语法; 【例4-20】 LIBRARY IEEE; --半加器描述（2） USE IEEE.STD_LOGIC_1164.ALL; ENTITY h_adder IS PORT （a, b : IN STD_LOGI ...; 4950 8 0 8

fpga

用户413306 2012-2-3 22:57: quartus ii 波形仿真例子：计数器设计; quartus ii 波形仿真例子：计数器设计发布时间：2012-02-03 18:53:38 简单介绍一下我学习如何使用quartus ii进行波形仿真，作为以后使用， ...; 10666 10 0 10

fpga

关闭站长推荐

上一条

/2

下一条