Verilog HDL与FPGA数字系统设计
市场参考价:99.00
数量:5 已申请:46人
  • 预热中
  • 申请中
  • 试用中
  • 已经结束
申请方法:
1、在评测中心,点击“立即申请”并提交相关资料。
2、请确保您所填的联系方式准确无误,书籍将按照申请信息邮寄。如地址不准确或不够详细,将不予发货!
3、快递费为到付(京东快递)。

试读报告:
1、请在收到书籍后,一个月内,提交不少于一篇试读报告。
2、试读报告内容不限,要求图文并茂。
3、试读报告可发表在面包板社区或社区博客,标题名称必须包含Verilog HDL与FPGA数字系统设计》+自拟标题

重要提醒(必读):
申请人收货后30天内未完成书评,无权将产品出售或转赠给他人。如无法在收货后30天内提交评测报告,请将书籍退回面包板社区(运费自理)。收货后30天内已完成一篇书评经社区管理员审核后,可自由处置评测产品。

适读人群 :

本书可用作高等院校电气信息类等专业本、专科生的教材或教学参考书,也可以作为电子技术课程设计、电子设计大赛或数字系统设计工程技术人员学习EDA技术的参考书。
华中科技大学全国大学生电子设计竞赛培训教材。

将数字电路和Verilog HDL相互结合,用FPGA实现电路,实践性强。

配合在大学中广泛使用的FPGA平台,课程资源和实例丰富,便于老师开设新课程。教辅资源(PPT、实例代码等)可以在华章图书网站该书的链接下载。

内容简介


本书是根据数字技术的发展和EDA课程教学要求,以及作者多年教学与实践经验的基础上而编写的,目标是快速地提高读者的数字电路(或系统)设计能力。内容覆盖了数字逻辑基础、Verilog HDL基础知识与建模方法、有限状态机设计、可编程逻辑器件及其开发工具、数字电路与系统设计实例、静态时序分析工具以及可编程片上系统等相关知识。


本书将数字逻辑设计和Verilog HDL有机地结合在一起,以可综合的Verilog设计为重点,方便读者快速地掌握Verilog HDL建模方法,以及用FPGA实现数字电路(或系统)的技巧。本书以Quartus Prime 18.1等软件为工具,所有程序都通过了DE2-115(或DE1-SOC)开发板的硬件测试,读者可参考使用。


本书可用作高等院校电气信息类等专业本、专科生的教材或教学参考书,也可以作为电子技术课程设计、电子设计大赛或数字系统设计工程技术人员学习EDA技术的参考书。