标签: 无晶圆厂

中国有可能出现一个无论在规模、创造力和影响力方面，都能和德州仪器(TI)媲美的公司吗？ 确实，今天的中国还没有办法培育出像TI这样的公司，而且，在可预见的未来机会仍然很低。 上周，在《电子工程专辑》于深圳举办的中国无晶圆厂(fabless) CEO论坛暨颁奖活动中，六位来自中国本土无晶圆厂、EDA供货商和晶圆制造厂的高阶主管，以及清华大学教授针对此一主题进行了讨论。这些业界资深高阶主管们以惊人的坦率态度承认，要在中国培养出像TI这样的公司，还有非常长的一段路要走。 没错。中国正在迅速转换它在电子产业中所扮演的角色──从制造中心朝设计中心转移。由《电子工程专辑》进行的最新年度中国无晶圆厂查结果显示，中国当地芯片设计公司采用45nm或以下制程量产的数字IC年成率达33.3%。 这六位专家在讨论中点出了七大中国IC设计产业为何无法塑造出像TI这样规模公司的主要原因。 1. 大多数中国芯片设计公司以「生存下去」为依归 Dioo Microcircuits Co. (上海) 有限公司总裁兼CEO Jeff Ju表示，“本地人都承受着巨大的生存压力。”中国本土无晶圆厂不仅没有自己的IP，而且还得从头开始做研发。就这一点而言，他们无法想象能有机会赶上像TI这样的大型企业。有时候，由于他们将所有力气都花在日复一日的例行工作上，因此“中国本土无晶圆厂甚至对于晶圆厂可提供的技术和IP也不甚熟悉，”Ju说。 2. 他们缺乏多产品线组合 仅有少数中国芯片设计公司拥有多条产品线。但有更多公司正忙于追寻他们认为的最热门的市场。而相反地，TI的营收来自许多种不同产品线，包括模拟、嵌入式(微控制器)、无线业务等。 3. 他们不知道如何扩展规模 许多国际型公司都是以“并购和收购来形成更大企业规模，”但中国的芯片设计公司并非如此，北京清华大学教授魏少军说。他解释道，中国第一代小型无晶圆厂半导体公司的CEO相当「眷恋」他们成立的公司，他们很难与其他公司合并。“这是一个很大的问题。” 4. 缺乏开放心胸 “与其他公司合并的基本原则，是彼此都要同意，” X'ian Semipower Electronic Technology公司 CEO Luo Yi说。一般而言，中国的高阶主管不会以开放的心胸和其他公司就可能产生互惠互利的交易进行沟通。他表示，“除了华为，我没有看到还有多少中国的芯片设计公司能做到这一点。” 5. 他们还在找寻属于自己的细分市场 “要想打败TI，中国还有很长的路要走，” Chipone(深圳) CEO Zhang Jin fang说。对我们来说，重点是找到合适的细分市场，他表示。“要确定策略市场相当困难。”截至目前，中国无晶圆厂公司通常的状况是，他们会找到具有相同机会或类似的细分市场，而后，他们便展开价格战。 6. 预测往往失准 中国的无晶圆厂半导体公司对芯片市场的需求预测往往相当可怕。例如，中国的市场环境往往有利于将芯片倒卖到香港，因而让业界有着芯片短缺的印象。如此一来，产能过剩就是不可避免的结果了，而最终这又助长了价格竞争。 7. 他们「精神上」效法TI，但实际做到程度相当低 中国无晶圆厂半导体公司都渴望向TI学习，但是“TI有些特性，是中国公司学不来的，”X'ian 的Luo说。“TI为未来的产品开发挹注了极大规模的投资。”要中国的公司去预测未来五到十年的市场趋势并做出投资是极为困难的，他们也没有多余的资金可以做长期投资。如果你想拿一个未成形的市场说服他们投入开发，或是让他们拿出更多钱来投资，基本上都不大可能， Luo预测，华为或许会成为中国的TI。但他也并未真的肯定。

两个月前， 英特尔 (Intel) 高层 Mark Bohr 指「 无晶圆厂 经营模式快不行了 」的说法，引发不少热烈讨论；以下这篇由顾问机构 International Business Strategies (IBS) 执行长 Handel Jones 所撰写的分析文章，或许可以提供一些反驳论点。 目前半导体产业面临的挑战究竟有哪些？ 1. 28 纳米制程节点的参数良率尚未到达预期水平： 在 28 纳米节点，包括随机掺杂扰动 (random dopant fluctuations) 、线宽、线间距变动，以及导孔电阻值 (via resistance) 等会影响 RC 相关时序的种种问题，为目标规格带来不可预知且低落的参数良率。这种制程变异带来不断增加的漏电、功耗与良率等冲击，而 晶圆代工 业者与无晶圆厂芯片供货商所面临的挑战如下图所示。 为了弭平图中所示的鸿沟，晶圆代工厂的制程技术团队与无晶圆厂芯片供货商设计团队之间，需要有一个 IDM 形式的沟通接口。大型无晶圆厂芯片业者与晶圆代工厂，具备建立该种接口的财源，也能合作解决问题；但是较小型的厂商将会面临财务挑战。不过关键是，谁应该负责建立那种 IDM 形式的沟通规则，并支付所需成本？是无晶圆厂业者、晶圆代工厂，还是两边都要负担？看来其中有很多都是需要双方共享的。 半导体制程演进过程中，晶圆代工厂与无晶圆厂业者之间的技术鸿沟越来越深 2. 要成为晶圆代工产业龙头，所需支出的资本越来越高： 台积电 (TSMC) 的 2012 年资本支出为 80 亿美元，也就是每 1 万片晶圆需要 10 亿美元成本，以因应每月 8 万片晶圆的 28 纳米与 20 纳米制程额外产能。三星 (Samsung) 的非内存业务 2012 年资本支出金额也在 80 亿美元左右 ( 官方公布为 65 亿美元 ) ，大约也是供应每月 8 万片的额外产能。 Globalfoundries 则是正在提升 Malta 晶圆厂的产出，计划在目前 Dresden 晶圆厂每月 8 万片晶圆产能之外，再增加每月 3 万片晶圆的额外产能。至于联电 (UMC) ，其 2012 年资本支出金额为 20 亿美元，并宣布其 Fab 12 厂将筹资 80 亿美元。只有很少数的半导体厂商有能力在 14 纳米节点投资更大产能所需的成本，因此无晶圆厂芯片供货商也会去选择最佳的合作对象。 3. 随着芯片微缩，制程技术复杂度也更高： 无论是对 IDM 厂商或是晶圆代工业者来说一个很大的问题是，随着芯片微缩，开发先进制程技术的成本也越来越高，如下方图所示。在 20 纳米节点，主要的成本来自于 bulk CMOS 技术，但到了 14 纳米节点则是 FinFET ( 已知英特尔在 22 纳米节点就使用 FinFET) 。 开发新一代制程技术所需成本 据估计，要成为领导厂商，开发 FinFET 制程技术所需成本约在 20 至 30 亿美元，若不想落后太多最起码也要投资 18 亿美元；以研发成本占据总营收 10% 的比例来计算，需要达到 90 亿美元的营收才够，而且技术开发时间超过 2 年。而在 14 纳米节点，要拥有适合的晶圆制程技术以及厂房设备，以每月 4 万片晶圆产能计算，成本将超过 50 亿美元。 若要升级 18 吋晶圆，以每月 4 万片晶圆产能计算，则需要 100 亿美元的额外投资，不过每年也有达到 100 亿美元营收的潜力。因此有能力投入 18 吋晶圆领域的，会是那些能取得庞大资金来源的厂商；但对晶圆代工厂来说，如果能建立适当的业务模式，回收也会不错。这么样一个高风险、高回收的产业环境，如果晶圆代工厂与无晶圆厂芯片供货商之间能建立 IDM 形式的沟听接口，其效益没理由会比一家 IDM 厂来得差。 下图是在不同半导体制程节点的晶圆代工市场规模；估计到 2018 年，整体晶圆代工市场将达 630 亿美元。一家拥有 40% 全球市占率的晶圆代工业者， 2018 年的营收规模可达 252 亿美元；拥有越高市占率的晶圆代工厂，也能确保高利润 ( 这也会成为厂商继续参与晶圆代工业务的动力 ) 。 不同半导体制程节点的晶圆代工市场规模 不同半导体制程节点的晶圆代工市场规模 ( 列表 ) 那些有能力弭平设计与制造之间鸿沟的晶圆代工业者可获得庞大的财务回收，但前提是需要开发能拉近设计与制造部门之间距离的接口与沟通桥梁。在 14 纳米这样的先进制程节点，大概只有两家──或者最多三家──晶圆代工厂能拥有大量晶圆产能 ( 每月 5 万片以上 ) ，这些业者还需要开发能让他们获利的业务模式。 那么，类似 IDM 的晶圆代工厂与无晶圆厂芯片供货商关系是怎样的呢？无晶圆厂业者需要提供更详细的设计信息给晶圆代工伙伴，晶圆代工厂则需要有专门团队与无晶圆厂芯片供货商的设计团队合作，好让客户的产品能顺利在晶圆厂生产。晶圆代工厂也需要在设计布建阶段，与策略性无晶圆厂客户在链接库、 IP 等支持上有更紧密的合作。无论是晶圆代工厂或无晶圆厂内部的技能都必须强化，并应该建立一种类 IDM 的运作架构。 到 20 纳米与 14 纳米技术节点，晶圆代工业务模式还能生存；但未来制程节点的演进，等待时间会越来越长。前面说的两年时间是不切实际的，未来进展至每个制程节点的新产品开发周期，会需要适应更长的制程演进时间。英特尔虽在晶圆制造领域扮演领导者角色，但关键问题是英特尔将如何利用其领导地位优势；英特尔有许多种选项，该公司正遭遇十字路口。 晶圆代工与无晶圆厂芯片供货商的业务模式，虽然会遭遇投资与技术方面的挑战，但那些问题在 14 纳米节点之后都能被解决。然而在 FinFET 的时代过去之后，半导体产业将会经历一段非常阴霾的时期，那对无晶圆厂 / 晶圆代工业务模式，以及 IDM 厂商来说，将是另一个挑战的开始。 本文来自： EETTaiwan, EETimes  

在英特尔(Intel)负责制程技术部门的高层Mark Bohr指出，无晶圆厂(fabless)半导体业经营模式已经快到穷途末路。他认为，台积电(TSMC)最近宣布只会提供一种20纳米制程，就是一种承认失败的表示；而且该晶圆代工大厂显然无法在下一个主流制程节点提供如 3D晶体管所需的减少泄漏电流技术。 「高通(Qualcomm)不能使用那种(22纳米)制程技术；」Bohr在日前于美国举行的 Ivy Bridge 处理器发表会上宣布，该新款处理器是采用英特尔三闸22纳米制程生产。他在会后即兴谈话中对笔者表示：「晶圆代工模式正在崩坏。」 当然，英特尔会想让这个世界相信，只有他们能创造世界所需的复杂半导体技术，而为其竞争对手高通、AMD代工的台积电与GlobalFoundries都不能。在Ivy Bridge处理器发表会上，英特尔所述说的公司成功故事，其秘诀之一就是来自于制程技术与芯片设计者之间的紧密关系。 英特尔客户端PC事业群新任总经理Kirk Skaugen在发表会上与Bohr、还有Ivy Bridge项目经理Brad Heaney一同主持问答时间；这款处理器除了首度采用3D晶体管架构，也是英特尔第一次以High-K金属闸极制程制造的产品。「做为一家整合组件制造厂(IDM)，确实有助于我们解决生产这样一款小尺寸、复杂组件时所遭遇的问题。」Bohr表示。 在当下我没有质疑他的说法。自从进入次微米制程时代，EETimes美国版就有不少文章谈到芯片设计业者与制程技术提供者之间，需要有更紧密的合作关系；一位来自Nvidia的实体设计部门高层也在最近Mentor Graphics的年度会议上，强调了相同的论点。 不过，Bohr在指称晶圆代工厂与无晶圆厂芯片设计业者无法追随英特尔的脚步时，似乎是过度延伸了该论点。笔者听过台积电与GlobalFoundries的研发主管提出很好的例子，证明3D晶体管架构在14纳米制程节点之前并非必要；台积电并曾表示，20纳米节点并没有足够的回旋空间可创造高性能制程其低耗电制程之间的明显变化。 我忘了问Bohr英特尔是否已在22纳米节点将高性能制程(high performance)与低耗电(low power)制程做分别，不过他在问答时间表示，英特尔已经完成了一个特别针对SoC组件生产的制程技术版本，该公司计划在每个主流制程技术完成后，进一步于一季或是两季之后推出该SoC版本的变形。 对于台积电的20纳米制程计划，高通不会发表评论；但高通确实在最近财务季报发表会上表示，该公司无法向台积电取得足够的28纳米制程产能以因应市场需求，因此正寻求多个新代工来源，并预期能在今年稍晚正式上线。 这对GlobalFoundries、联电(UMC)等其他代工厂来说是个好机会；不过Bohr认为，由于生产28纳米SoC需要在设计细节上有更紧密的交流，对高通来说，与同样有生产手机SoC (Exynos)的竞争对手三星(Samsung)的代工伙伴合作，其风险会大过于任何机会。 笔者询问Bohr，英特尔除了提供22纳米制程给两家已公开的伙伴Achronix 与 Netronome之外，是否还有其他的合作对象；但他只回答，英特尔并不想涉足晶圆代工业务，只是让少数几家策略伙伴取得其技术。 英特尔可能没办法独占聪明的制程工程师或设计工程师，但显然拥有一些杰出的员工，已学会如何巧妙地自我营销；Bohr与Heaney就现身于发表会上放映的搞笑视讯，影片中，他们两个被微缩，进入一颗Ivy Bridge芯片游历。 展望未来，Bohr表示英特尔已经使用浸没式光刻技术，完成下一代14纳米节点制程的特性描述；其成果不只是「令人振奋」，也意味着该公司可望将浸没式光刻技术运用到仍在初期计划阶段的10纳米节点：「我们认为已经找到在10纳米节点运用浸没式光刻技术的解决方案──我们也很乐意使用超紫外光(EUV)光刻技术，但不抱太大期望。」 接着笔者又问道，英特尔是否会在14与10纳米节点拥有一些像是3D晶体管这样的新花招，他简单回答：「是。」…当一家公司赞扬其高阶工程师并提供与他们接触的机会时，真的是很不错，但我实在是很不爱看到这些人被一家公司的公关部门「训练有素」的模样。 转自：EETTaiwan