标签: 埋容

作者：一博科技，吴均 2.3.4 问题、难点与争议      PI仿真一直都是业内的一个难点，也是存在很多争议的领域。以上的仿真结果，就存在一个疑问：由于埋容材料的使用，在一百多兆的位置出现了一个反谐振点，这是埋容材料和By Pass电容共同作用形成的阻抗峰值。这个峰值的存在，就是一个设计隐患，如果在这个频段附近存在较大的电流变化的时候，就会导致很大的电源噪声。      如何处理这个反谐振点，主要有以下思路：      一、 添加相应的板级By-Pass电容，抑制这个反谐振峰值。由于频点在一百多兆，在这频点起作用的电容值很小，需要的数量较多。这样就需要使用大量的小电容，没有达成节约分立电容数量的目的，并且有过设计嫌疑。      二、 添加封装寄生电感和Die电容的参数，准确仿真整个PDN路径的阻抗。这个方法困难的地方在于很多时候拿不到封装和Die的参数。      三、 不理会100M以上的频点的峰值。准确添加了封装和Die参数的全路径PDN阻抗分析， 100M以上频段的阻抗由于封装电感和Die电容的影响，一般情况下都会得到很好的抑制。这也是PI工程师经典的处理事情的方式，“铁路工人，各管一段”，忽略不属于我能解决的频段。      四、 新的解决方案，取得芯片的CPM模型，然后通过对电流的分析得到准确的目标阻抗要求，避免过设计      五、 SSN仿真分析，通过分析最终的时域噪声，来观察噪声分布的频段，以及噪声大小的变化趋势，来辅助电源PDN设计。 2.3.5 时域纹波验证      这个案例，我们把频域PDN阻抗曲线的结果，最终反映到时域的噪声上，图十二是针对1.5V时域SSN仿真的结果，也能看到使用埋容材料前后的区别                             没有使用埋容的SNN仿真结果,从波形可以测得SSN的峰峰值为0.204V                                  未删除电容的SNN仿真结果,从波形可以测得SSN的峰峰值为0.076V                               删除70%电容的SNN仿真结果,从波形可以测得SSN的峰峰值为0.115V                                                            图十二 1.5V电源SSN仿真结果      从SSN仿真来看，使用埋容可以有效抑制噪声，并且在噪声裕量允许的范围内，可以大幅删除板上分立电容，节约板子的空间。 2.3.6 电源Noise测试验证      针对0.9V电源，测试结果如下表：Ripple为电源纹波测试，测试点为电源模块附近。Noise为电源噪声测试，测试点在主芯片附近。Min是负载较轻时的测试结果，Max为芯片全速运行，负载最重时的结果。                                              表一 0.9V 电源噪声和纹波测试结果      从上表可以看出，去除70%分立电容后，板子上的电源噪声没有明显增加， 因为使用埋容材料在177M附近形成的反谐振点没有导致较大的噪声。实际电源测试波形如下：                                               图十三  0.9V 电源未删除电容的噪声测试结果                                              图十四 0.9V 电源删除70%电容的噪声测试结果 针对1.5V的测试结果如下：                                                     表二 1.5V 电源噪声和纹波测试结果     从上表可以看出，去除70%分立电容后，1.5V在满负荷工作时，噪声变大，量值和趋势与仿真结果类似。观察噪声分布的频率，能看到实际噪声是因为PDN阻抗曲线在低频段整体变大引起的。实际电源测试波形如下：                                                      图十五1.5V 电源未删除电容的噪声测试结果                                                  图十六 1.5V 电源删除70%电容的噪声测试结果 3．结 论     Cadence-Sigrity 仿真软件，提供了从PDN阻抗分析到时域噪声SSN分析的全套解决方案，可以完美的支持PI 设计仿真 的需要。      通过Power SI提取PDN的阻抗，然后和Target Impedance进行对比，来衡量埋容的 PCB设计 带来的影响，同时进行电容优化。（这时候也可以采用Cadence-Sigrity的OPI 工具来协助电容选择和优化，效率更高）      然后采用Cadence-Sigrity的Speed 2000来进行SSN仿真分析，从时域角度验证埋容的 PCB设计 ，确保设计成功。  

作者：一博科技，吴均 2.3埋容设计仿真案例      下面介绍一个埋容的 PCB设计 仿真的案例：主芯片是一个专有芯片，带来的特点就是模型和资料没有大厂芯片（如Intel，Broadcom等）那么完善，既没有直接完整可用的Ibis模型，也没有明确提示板级电源供电网络（PDN）设计所需要考虑的频率范围。这样就给后续的设计和仿真评估带来很大的困难。原始设计如图六所示，十层板，5、6层之间电源地耦合，形成平板间电容。                                                              图六 原始设计 2.3.1 板间电容计算     首先估算一下平板间的电容量，平板面积如图六所示，这时候忽略打孔对平面面积的影响。把这个面积代入图一的公式，普通材料介电常数4.2，层间距离4mil左右，这时候平板间电容量为0.409nF。如果使用3M的C ply材料，介电常数为16，层间距离为0.56mil，这时候平板间电容量为11.13nF。以上计算可知，专用埋容材料增加平板间电容量的效果是很明显的。     但是如之前说的，这个计算是忽略打孔对平面面积的影响，实际情况比较复杂，单纯用这个数据来指导 埋容设计 是不全面的。 2.3.2 板间电容作用仿真 一、 不加电容，看埋容平面大小对谐振频率的影响，仿真3种不同的平面大小。                                                     图七 埋容平面大小对谐振频率的影响     仿真结果如图，粉红色的是埋容面积最小的，蓝色的是埋容面积稍大的，红色的是埋容面积最大的。可以看出埋容面积变大之后，平面谐振向低频偏移，同时也可以看到高频的共振点也降低了。 二、 看平面谐振点的变化，同时考量低频段（100M），有埋容和没有埋容的区别    A  电源地间距28.31mil，电源地不耦合时，波形为红色    B  电源地间距4.2mil，电源地耦合时，波形为绿色    C  使用埋容材料3M_C Ply，间距0.56mil，波形为蓝色     从仿真结果可以看到，随着电源地之间的间距减小，加入埋容材料，平面谐振点向低频偏移，同时低频的阻抗也大幅降低，这个频段埋容材料的作用也非常明显。                                                            图八 平面谐振点 三、只加0.1u的电容12个，观察电容与埋容形成的谐振，同时观察埋容之后，减小了安装电感对电容性能的影响，考察同样数量电容，阻抗曲线带来的改善，考察同样的阻抗性能，可以减少多少电容……        下图中蓝色的是使用了埋容材料后的阻抗曲线，红色的是没有使用 埋容材料 的阻抗曲线。可以看到埋容的谐振点在266M，与0.1u电容形成的反谐振在177M。同时注意到在10M附近有两个谐振点，这是因为0.1u的电容有6个在芯片附近，而有10个在VRM端，距离芯片较远，说明电容布局位置也有影响。                                                      图九 电容与埋容形成的谐 2.3.3 PDN综合仿真        目前的 埋容仿真 项目总结，正常设计全系列电容，同样考察电容与埋容形成的谐振，主要考量以下几个目标：     ●  FR4板材使用正常的电容组合达到的效果     ●  使用埋容后效果怎么样     ●  电容可以减少到多少使与FR4的效果是一样的 以1V5为例      ●  0201的10n电容9个      ●  0201的100n电容13个      ●  0402的1u电容5个      ●  0402的10n电容8个      ●  0402的100n电容9个      ●  0805的47u电容1个       下图中红色的曲线是使用普通板材FR4的阻抗曲线，而蓝色的曲线是使用3M-Cply埋容材料后的阻抗曲线                                              图十 使用埋容，没有删除电容的PDN曲线     可以看到埋容对PDN从低频开始到高频都产生效果，这时候去除70%电容，如下表所示：       可以看出其中蓝色是使用了3M-Cply埋容材料并且去掉31个电容后的阻抗曲线。红色的是使用普通FR4的阻抗曲线。也就是去掉31个电容后使用埋容材料的阻抗曲线，在高频段比使用FR4的阻抗曲线好，在低频段稍高一点，也能满足目标阻抗的要求，不过在100多兆有一个共振点。                                              图十一使用埋容，删除70%电容的PDN曲线       也就是说，埋容的 PCB设计 不是加入埋容材料就万事大吉（欠设计），也不是即用了埋容，同时原来该怎么放电容还怎么放电容（过设计），一个完善准确的PDN仿真有助于准确达到设计要求。  

作者：一博科技，吴均 摘要：本文介绍了 埋容设计 和仿真的方法，主要是通过电源供电网络（PDN）的阻抗分析，来确定滤波电容的设计方案，目标是通过使用埋容，能减少板子上大约70%的分立电容。同时由于反谐振点的存在，我们通过同步开关噪声（SSN）仿真分析，来排除反谐振点对电源噪声的影响。最后通过实际电源纹波和噪声测试，来验证和优化埋容的设计和仿真。 关键词：电源供电网络（PDN），同步开关噪声（SSN），埋容 1. 引 言     低电压大电流成为当今电源设计的趋势，电源供电网络（PDN）的性能越来越被设计工程师重视。而随着消费类电子产品功能的提升，在有限的板子面积上需要放置的器件也越来越多，留给电容的空间也越来越少。在这种形势下，埋容设计就是有效的提升PDN设计的手段之一。埋电容是利用具有较高电容密度的材料，同时减少层间的距离，来形成一个足够大的平板间电容，作为电源供电系统的一部分，实现去耦和滤波作用，从而减少板子上所需的分立电容，并且能达到更好的高频滤波特性。埋容由于其寄生电感非常小，能有效减少分立电容的安装电感，从而对低频也有非常明显的改善效应。     ● 埋容带来的其他好处还有：     ● 通过减少电容数量，来降低贴片焊接的难度     ● 提升产品可靠性，避免小尺寸的分立器件带来的可靠性问题     ● 减小单板面积，实现轻薄短小 2． 技术方案和实现方法     由于工艺和技术的成熟，以及高速设计对于电源供电系统的需要，埋容的技术应用越来越多，使用埋容技术，我们首先得计算平板电容的大小，公式如下：        C =(A*D_k*K)/H 图一 平板电容计算公式 其中：      ● C是埋容（平板电容）的电容量      ● A是平板的面积，大部分设计在结构确定的情况下，平板间面积很难增大      ● D_k是平板间介质的介电常数，平板间电容量和介电常数成正比      ● K是真空介电常数（Vacuum permittivity），又称真空电容率，是一个物理常数，值为8.854 187 818× 10-12法拉/米(F/m)；      ●  H是平面之间的厚度，平板间电容量和厚度成反比，所以我们想要得到较大的电容量，需要减小层间厚度，3M的C-ply埋容材料可以做到0.56mil的层间介质厚度，加上16的介电常数，大大增加了平板间电容量。      经过计算，3M的C-ply埋容材料，在每平方英寸的面积上，能实现6.42nF的平板间电容量。      一个良好的层叠，正常情况下已经考虑了平板间电容，所谓埋容设计只是采用特殊的材料来加大这个平板间电容。对于PCB设计来说，只需要在正常层叠之外，把使用的特殊材料标注出来，如图二所示，是一个使用ZBC材料来进行埋容设计的例子。                                                         图二 埋容设计案例 2.1埋容材料选择      常见的埋容材料提供商有美国3M公司，日本OAK，Neclo也提供ZBC系列的埋容材料，不过由于在介质厚度和介电常数上都没有明显优势，更多会在大型通信板子上采用，来提升电源地之间的耦合。消费类产品会更多采用3M和OAK的材料，埋容的效果更好。下面是各家材料的一些参数：  3M C-Ply   OAK BC系列                                                                                                      Nelco ZBC系列                                                 图三 常见埋容材料参数      注：选择埋容材料的时候，还需要关心价格，可加工性等因素，尤其是3M和OAK的材料，介质厚度比较薄，加工的时候需要两面单独蚀刻，复杂的加工工序会带来难度和成本的增加。 2.2埋容与PDN仿真      埋容的 PCB设计 绝不仅仅只是把加工的要求传递给板厂，还需要使用PI仿真工具进行PDN目标阻抗的仿真，从而确定单板的电容设计方案，避免埋容和分立电容的冗余设计。图四是一个埋容的 PCB设计 的PI仿真结果，只考虑板间电容的效果，没有加入分立电容的效应。能看到只是增加埋容，整个电源阻抗曲线性能得到很大提升，尤其是500MHZ以上，是板级分立滤波电容很难起作用的频段，平板电容能有效降低电源平面阻抗。                                                        图四 埋容对于PI的效果      也就是说，埋容作为PDN的一部分，能起到相当的作用，但是绝对不是全部。如图五所示，埋容的平板间电容和必要的Bulk电容，Bypass电容一起综合作用，构成了板级PDN元素。再和VRM，Package内电容，Die内电容等一起组成完整的PDN系统，完成电源供电。                                             图五 PDN以及频率范围 所以，针对埋容的 PCB设计 所进行的仿真，需要解决以下问题：    ●  单纯只按照所需电容量进行设计是不够的：平板间电容量计算，这是很多人第一步关心的事情，按照公式计算看起来没什么难度，但是平板间面积由于打孔以及不规则平面等因素变得比较复杂    ●  根据实际的平板情况（考虑了打孔以及不规则平面等因素）进行仿真，得到平板间的阻抗曲线    ●  加上VRM、Bulk电容、Bypass 电容、平板间电容一起得到板级综合的PDN阻抗曲线    ●  根据PDN目标阻抗曲线，估算时域电源噪声