标签: 电路原理图

电器修理、电路设计都是要通过分析电路原理图,了解电器的功能和工作原理,才能得心应手开展工作的。作为从事此项工作的同志,首先要有过硬的基本功,要能对有技术参数的电路原理图进行总体了解,能进行划分功能模块,找出信号流向,确定元件作用。若不知电路的作用,可先分析电路的输入和输出信号之间的关系。如信号变化规律及它们之间的关系、相位问题是同相位,或反相位。电路和组成形式,是放大电路,振荡电路,脉冲电路,还是解调电路。 要学会维修电器设备和设计电路,就必须熟练掌握各单元电路的原理。会划分功能块,能按照不同的功能把整机电路的元件进行分组,让每个功能块形成一个具体功能的元件组合,如基本放大电路,开关电路,波形变换电路等。 要掌握分析常用电路的几种方法,熟悉每种方法适合的电路类型和分析步骤。 1.交流等效电路分析法 首先画出交流等效电路,再分析电路的交流状态,即：电路有信号输入时,电路中各环节的电压和电流是否按输入信号的规律变化、是放大、振荡,还是限幅削波、整形、鉴相等。 2.直流等效电路分析法 画出直流等效电路图,分析电路的直流系统参数,搞清晶体管静态工作点和偏置性质,级间耦合方式等。分析有关元器件在电路中所处状态及起的作用。例如：三极管的工作状态,如饱和、放大、截止区,二极管处于导通或截止等。 3.频率特性分析法 主要看电路本身所具有的频率是否与它所处理信号的频谱相适应。粗略估算一下它的中心频率,上、下限频率和频带宽度等,例如：各种滤波、陷波、谐振、选频等电路。 4.时间常数分析法 主要分析由R、L、C及二极管组成的电路、性质。时间常数是反映储能元件上能量积累和消耗快慢的一个参数。若时间常数不同,尽管它的形式和接法相似,但所起的作用还是不同,常见的有耦合电路、微分电路、积分电路、退耦电路、峰值检波电路等。 最后,将实际电路与基本原理对照,根据元件在电路中的作用,按以上的方法一步步分析,就不难看懂。当然要真正融会贯通还需要坚持不懈地学习。

最近一直在做嵌入式系统，画原理图。最后，为了保证原理图准确无误，检查原理图花费我近两周的时间，在此，把我在检查原理图方面的心得体会总结在此，供大家参考，说得不对的地方欢迎大家指出。 往往我们画完电路原理图后，也知道要检查检查，但从哪些地方入手检查呢?检查原理图需要注意哪些地方呢?下面听我根据我的经验一一道来。 1. 检查所有的芯片封装图引脚是否有误 当然，我指的是自己画的芯片封装。我在项目中曾经把一个芯片的2个引脚画反了，导致最后制版出来后不得不跳线，这样就很难看了。 所以，检查与原理图前一定要从芯片的封装入手，坚决把错误的封装扼杀在摇篮中! 2. 使用protel的Tools-ERC电气规则检查，根据其生成的文件来排错 这个指的是protel99的ERC电气规则检查，DXP应该也会有相应的菜单可以完成这样一个检查。很有用，它可以帮你查找出很多错误，根据它生成的错误文件，对照着错误文件检查一下你的原理图，你应该会惊叹：“我这么仔细地画图，竟然还会有这么多错误啊?” 3. 检测所有的网络节点net是否都连接正确(重点) 一般容易出现的错误有： (1) 本来两个net是应该相连接的，却不小心标得不一致，例如我曾经把主芯片的DDR时钟脚标的是DDR_CLK，而把DDR芯片对应的时钟脚标成了DDRCLK，由于名字不一致，其实这两个脚是没有连接在一起的。 (2) 有的net只标出了一个，该net的另一端在什么地方却忘记标出。 (3) 同一个net标号有多个地方重复使用，导致它们全部连接到了一起。 4. 检测各个芯片功能引脚是否都连接正确，检测所有的芯片是否有遗漏引脚，不连接的划X 芯片的功能引脚一定不要连错，例如我使用的音频处理芯片有LCLK、BCLK、MCLK三个时钟引脚，与主芯片的三个音频时钟引脚一定要一一对应，连反一个就不能工作了。 是否有遗漏引脚其实很容易排查，仔细观察各个芯片，看是否有没有遗漏没有连接出去的引脚，查查datasheet，看看该引脚什么功能，如果系统中不需要，就使用X把该引脚X掉。 5. 检测所有的外接电容、电感、电阻的取值是否有根据，而不是随意取值 其实新手在画原理图时，时常不清楚某些外围电阻、电容怎么取值，这时千万不要随意取值，往往这些外围电路电阻、电容的取值在芯片的datasheet上都有说明的，有的datasheet上也给出了典型参考电路，或者一些电阻电容的计算公式，只要你足够细心，大部分电阻电容的取值你都是可以找到依据的。偶尔实在找不到依据的，可以在网上搜搜其他人的设计案例或者典型连接，参考一下。总之，不要随意设置这些取值。 6. 检查所有芯片供电端是否加了电容滤波 电源端的电容滤波的重要性就不用我多说了，其实做过硬件的人都应该知道。一般情况下，电路电源输入端会引进一些纹波，为了防止这些纹波对芯片的逻辑造成太大的影响，往往需要在芯片供电端旁边加上一些0.1uf之类的电容，起到一些滤波效果，检查电路原理图时，你可以仔细观察一下是否在必要地芯片电源端加上了这样的滤波电路呢? 7. 检测系统所有的接口电路 接口电路一般包括系统的输入和输出，需要检查输入是否有应有的保护等，输出是否有足够的驱动能力等 输入保护一般有：反冲电流保护、光耦隔离、过压保护等等。 输出驱动能力不足的需要加上一些上拉电阻提高驱动能力。 8. 检查各个芯片是否有上电、复位的先后顺序要求，若有要求，则需要设计相应的时延电路 例如我项目中使用的DM6467芯片，对供电电压的上电有先后顺序要求，必须先给1.2V电源端供电，然后给1.8V电源端供电，最后给3.3V电源端供电。因此，我们将电源芯片产生的三种电压通过一个时延芯片的处理(其实也可以使用一个三极管，利用钳位电压)，然后再依次输送到主芯片中。 9. 检查各个芯片的地，该接模拟地的接模拟地，该接数字地的是否接的数字地，数字地与模拟地之间是否隔开 一般处理模拟信号的芯片有：传感器芯片、模拟信号采集芯片、AD转换芯片、功放芯片、滤波芯片、载波芯片、DA转换芯片、模拟信号输出芯片等等，往往只有当系统中存在这些处理模拟信号的芯片或者电路时才会涉及模拟地和数字地。 一般芯片的接地脚该连接模拟地还是数字地在芯片手册中都有说明，按照datasheet上连接就可以了。 10. 观察各个模块是否有更优的解决方案(可选) 其实，刚刚设计原理图初稿时，往往没有想那么多，当整个系统成型后，你往往会发现其实很多地方是可以改进可以优化的。我们项目中的电源模块前前后后改版了4次，每过一段时间往往又发现了更好的解决方案，现在的电源方案又简洁又实用，效果也高很多，我想这就是不断改进不断优化的好处吧!

EP1C3T144C8  AS能成功下载，但是不能配置是什么原因啊？电路原理图在附件。请各位大神指教啊

上次谈到APS像素是CMOS成像器的关键技术，所以我们首先了解APS像素是如何工作和构成的。最简单也是最基本的APS像素是由三个晶体管和一个光电二极管构成的，因此被称为3T-APS。如图2所示意，（C）为单个像素的电路原理图。其中Trst是重置开关晶体管，由Reset信号控制工作在开关状态；Tsf是一个源极跟随器工作在线性状态，其源极S输出电压跟随着光电二极管PD上的电压变化，其增益略小于1；Tsel是一个选择开关，由信号Select控制，把这个像素的输出电压选择到列输出共享总线Column Output上；还有一个光电二极管PD-Photodiode，用于实现光电转换功能。在大多数情况下，APS像素中所有的晶体管都只采用单一的NMOS管。这是为了避免在本来就有限的像素面积内，为PMOS晶体管而不得不使用占据较大面积的双阱结构。          APS的曝光过程如图2（A）所示意。在一次曝光开始的时候，首先要通过Reset信号开启重置开关Trst，把光电二极管PD反向偏置到Vrst - Vth电压上，Vth为晶体管Trst的饱和电压降。这个反偏的重置电压使光电二极管PN结两侧分别聚集了正电荷 - 空穴和负电荷 - 电子，也就是说PN结电容充电，其电荷量为：   Qrst = CPD * ( Vrst–Vth )   其中CPD为反偏的光电二极管PN结电容。当Trst完成重置而关闭后，PD结点成为悬浮状态。然后当入射光照射这个PN结时，光量子激发PN结上充电的电子 - 空穴对复合，PN结电容上的电荷量随曝光时间的延长，从Qrst值开始下降。因为这时PD结点是悬浮的，所以PN结电容上的电压值也随电荷量的下降而下降：   dVPD = dQPD / CPD。   dQPD及其对应的dVPD的下降速率（斜率）随入射光的强度而不同。在相同的曝光时间内，PD结点电压VPD随着电荷量QPD而降低，由源极跟随器Tsf输出电压Vout，选择信号Select控制开关管Tsel，使Vout电压选择输出到列共享总线Column Output上去，实现了对应于光照强度的模拟电压信号输出的导出。   对应于图2（C）像素电路原理的版图示意于图2（B），图中不包括所有的工艺层和一些辅助的版图结构，尺寸也并未按比例画出。这类结构通常称为L型像素，因为其垂直和水平共享导线被安排在像素上互相垂直的两个相邻边缘内侧。在像素版图的水平方向，有重置Reset和选择 Select两个控制信号；在版图的垂直方向，有像素的列输出（Column Output）共享总线和电源线。在这个版图中所示意的情况中，为了简化结构重置电压Vrst简单地用Vdd电压来替代，并与列共享输出总线Column Output一起布线在金属1层；而水平方向的重置Reset和选择Select信号，被布线在金属2层。版图中光电二极管的面积决定了像素的光电转换效率，光电二极管PD的面积APD与整个像素面积Apixel的比例被称为像素的填充系数Fill Factor （FF）：   FF = APD / Apixel   填充系数Fill Factor - FF是衡量像素性能的重要参数之一。   在入射光照射下，载流子的复合不仅发生PN结的面积上，即APD的N有源区与P-Sub衬底接触的底面积上，同时也发生在二极管的边缘上。因此PD的N有源区周边长度也非常重要，改进PD的形状以增加其边缘长度，也可以提高传感器的光电转换效率。          在图2（B）示意的像素版图上，PD的N有源区延长部分形成了三个NMOS晶体管，从左到右依此为Trst、Tsf和Tsel。金属1通过穿孔连接到有源区的Vdd，由Trst和Tsf两个晶体管共享有源面积连接它们的漏极D。源极跟随器Tsf的源极与选择开关Tsel的漏共享有源区，而Tsel的源极经过垂直的金属1列总线输出到Output。          为了改进CMOS成像器的图像质量，往往增加APS像素的有源器件数。4T-APS可以大幅度提高光电信号的信噪比；5T和6T等多晶体管像素结构可以用于实现全局快门Global Shutter功能和防止图像开花Blooming。但是在特定的像素尺寸下，这些增加的晶体管面积，会挤占光电二极管的面积，从而降低像素的填充系数FF。尤其在微小尺寸如2.2 x 2.2微米以下像素设计中，过低FF将降低传感器的灵敏度和动态范围。所以往往要权衡增加的晶体管为图像质量和功能上带来的改进，与各方面性能要求的满足，甚至3T-APS的结构在某些场合也还是可考虑的。   下一期话题：APS像素阵列结构 浅谈CMOS成像器连载之一：CMOS成像器是可以用户定制的 浅谈CMOS成像器连载之二：APS像素的原理和结构 浅谈CMOS成像器连载之三：APS像素阵列结构 浅谈CMOS成像器连载之四：像素阵列的曝光 浅谈CMOS成像器连载之五：阵列信息的模拟读出 浅谈CMOS成像器连载之六：高清晰度和高速CMOS成像器 浅谈CMOS成像器连载之七：CMOS成像器的图像信号ADC

       进行电路设计是要通过分析电路原理图入手，但必须首先了解所需芯片的引脚及基本的作用，这样有利于更好的了解电路的工作原理，这样才能应用于自己的电路，有利于进行电路的裁剪和扩展。在进行电路分析时，首先对电路原理图有一个总体的了解，划分出各个功能模块，如电源模块，控制器模块，存贮器模块，音频模块，GPRS模块等。各个模块逐一分析，最后统一起来看就可大体了解电路所要实现的功能了。设计电路时，最好熟练掌握常见或者常用的单元电路的原理，如电源模块，稳压模块，存贮器模块等，常用的芯片，如：7805，7812等。       进行电路设计时，要将自己所要设计的电路划分成几个模块，这样分别设计在不同的原理图里，最后进行整合。电路中有信号输入时，各个基本点的电压是多少，电流是多少，要有个粗略的估计。对于有放大器，R、L、C的电路，要看是否是振荡电路，放大电路，还是整形电路等。      晶体管的静态工作点的分析，工作状态的分析等，电容的滤波，级间耦合，高频，低频电路等。一般我们用的是低频电路，高频一般是通信方面用的比较多。      进行自我分析和自我设计后，就会对电路的基本原理有多了解和掌握了，对自己在以后的设计中积累了设计与调试的经验。当然真正的熟练还需磨练啊！