原创 浅谈CMOS成像器连载之二:APS像素的原理和结构

2013-1-15 08:37 6062 23 28 分类: 消费电子

上次谈到APS像素是CMOS成像器的关键技术,所以我们首先了解APS像素是如何工作和构成的。最简单也是最基本的APS像素是由三个晶体管和一个光电二极管构成的,因此被称为3T-APS。如图2所示意,(C)为单个像素的电路原理图。其中Trst是重置开关晶体管,由Reset信号控制工作在开关状态;Tsf是一个源极跟随器工作在线性状态,其源极S输出电压跟随着光电二极管PD上的电压变化,其增益略小于1;Tsel是一个选择开关,由信号Select控制,把这个像素的输出电压选择到列输出共享总线Column Output上;还有一个光电二极管PD-Photodiode,用于实现光电转换功能。在大多数情况下,APS像素中所有的晶体管都只采用单一的NMOS管。这是为了避免在本来就有限的像素面积内,为PMOS晶体管而不得不使用占据较大面积的双阱结构。

 

f2.jpg

       APS的曝光过程如图2(A)所示意。在一次曝光开始的时候,首先要通过Reset信号开启重置开关Trst,把光电二极管PD反向偏置到Vrst - Vth电压上,Vth为晶体管Trst的饱和电压降。这个反偏的重置电压使光电二极管PN结两侧分别聚集了正电荷 - 空穴和负电荷 - 电子,也就是说PN结电容充电,其电荷量为:

 

Qrst = CPD * ( Vrst–Vth )

 

其中CPD为反偏的光电二极管PN结电容。当Trst完成重置而关闭后,PD结点成为悬浮状态。然后当入射光照射这个PN结时,光量子激发PN结上充电的电子 - 空穴对复合,PN结电容上的电荷量随曝光时间的延长,从Qrst值开始下降。因为这时PD结点是悬浮的,所以PN结电容上的电压值也随电荷量的下降而下降:

 

dVPD = dQPD / CPD。

 

dQPD及其对应的dVPD的下降速率(斜率)随入射光的强度而不同。在相同的曝光时间内,PD结点电压VPD随着电荷量QPD而降低,由源极跟随器Tsf输出电压Vout,选择信号Select控制开关管Tsel,使Vout电压选择输出到列共享总线Column Output上去,实现了对应于光照强度的模拟电压信号输出的导出。

 

对应于图2(C)像素电路原理的版图示意于图2(B),图中不包括所有的工艺层和一些辅助的版图结构,尺寸也并未按比例画出。这类结构通常称为L型像素,因为其垂直和水平共享导线被安排在像素上互相垂直的两个相邻边缘内侧。在像素版图的水平方向,有重置Reset和选择 Select两个控制信号;在版图的垂直方向,有像素的列输出(Column Output)共享总线和电源线。在这个版图中所示意的情况中,为了简化结构重置电压Vrst简单地用Vdd电压来替代,并与列共享输出总线Column Output一起布线在金属1层;而水平方向的重置Reset和选择Select信号,被布线在金属2层。版图中光电二极管的面积决定了像素的光电转换效率,光电二极管PD的面积APD与整个像素面积Apixel的比例被称为像素的填充系数Fill Factor (FF):

 

FF = APD / Apixel

 

填充系数Fill Factor - FF是衡量像素性能的重要参数之一。

 

在入射光照射下,载流子的复合不仅发生PN结的面积上,即APD的N有源区与P-Sub衬底接触的底面积上,同时也发生在二极管的边缘上。因此PD的N有源区周边长度也非常重要,改进PD的形状以增加其边缘长度,也可以提高传感器的光电转换效率。

 

       在图2(B)示意的像素版图上,PD的N有源区延长部分形成了三个NMOS晶体管,从左到右依此为Trst、Tsf和Tsel。金属1通过穿孔连接到有源区的Vdd,由Trst和Tsf两个晶体管共享有源面积连接它们的漏极D。源极跟随器Tsf的源极与选择开关Tsel的漏共享有源区,而Tsel的源极经过垂直的金属1列总线输出到Output。

 

       为了改进CMOS成像器的图像质量,往往增加APS像素的有源器件数。4T-APS可以大幅度提高光电信号的信噪比;5T和6T等多晶体管像素结构可以用于实现全局快门Global Shutter功能和防止图像开花Blooming。但是在特定的像素尺寸下,这些增加的晶体管面积,会挤占光电二极管的面积,从而降低像素的填充系数FF。尤其在微小尺寸如2.2 x 2.2微米以下像素设计中,过低FF将降低传感器的灵敏度和动态范围。所以往往要权衡增加的晶体管为图像质量和功能上带来的改进,与各方面性能要求的满足,甚至3T-APS的结构在某些场合也还是可考虑的。

 

下一期话题:APS像素阵列结构

浅谈CMOS成像器连载之一:CMOS成像器是可以用户定制的

浅谈CMOS成像器连载之二:APS像素的原理和结构

浅谈CMOS成像器连载之三:APS像素阵列结构

浅谈CMOS成像器连载之四:像素阵列的曝光

浅谈CMOS成像器连载之五:阵列信息的模拟读出

浅谈CMOS成像器连载之六:高清晰度和高速CMOS成像器

浅谈CMOS成像器连载之七:CMOS成像器的图像信号ADC

文章评论5条评论)

登录后参与讨论

用户1668954 2013-11-27 03:47

搭配圖像解說,讓人一看就清楚

liangxd_360122826 2013-3-23 21:59

讲的很精辟

用户1102217 2013-1-16 11:26

请教罗老师:长久困惑我的一个问题:按(三)文中,36*24mm感光元件对于24M(3:2)像素的分辨率,每个像素的步距是6um,即36/6000点=0.006mm,那么一个标称的像素应该由相邻4个单色像素(2G1R1B)构成,所以实际上每个单色像素的步距应是3um,因而所有数码相机技术参数里的像素,实际上是由该值4倍的单色像素组成,亦即在这感光元件上,实际的像素阵列包括控制元件都是标称像素的四倍,行列数是2倍。这样理解对吗?还有,“之七”后还有没有后续的文章?如蒙赐教,可否加发邮件到“hmzjsh@vip.sina.com”,不胜感谢!

用户1610239 2013-1-16 10:39

非常详细,感谢分享!

用户1661100 2013-1-16 08:57

比较细微的原理讲解,学习了!谢谢楼主
相关推荐阅读
用户1093709 2013-01-15 14:31
浅谈CMOS成像器连载之七:CMOS成像器的图像信号ADC
CMOS成像器图像信号所使用的ADC,通常是与光电传感器阵列设计在同一芯片上的。与任何用途的同类电路一样,其主要的参数要求就是转换精度和采样速率。因为转换误差大于±1的位(bit)及其以下的位都被...
用户1093709 2013-01-15 14:31
浅谈CMOS成像器连载之六:高清晰度和高速CMOS成像器
数字图像已经发展到高清晰度和高速刷新的阶段,当今CMOS成像器的优越性能正推动了这个进程,成为这一领域图像传感器的唯一选择。高清晰度的图像包含了巨大的信息量,而高刷新速率的高清晰度图像,又要求以极...
用户1093709 2013-01-15 14:31
浅谈CMOS成像器连载之五:阵列信息的模拟读出
    如前面所述,APS像素阵列中同一列的每一个像素上,都有一个共享的列像素信号输出端Column Output,如图5所示。每一列像素的这个共享输出端,都经过一个列模拟信号通道,处理和放大这一...
用户1093709 2013-01-15 14:30
浅谈CMOS成像器连载之四:像素阵列的曝光
       如在前面“APS像素的原理和结构”中所述,每一个APS像素的重置Reset信号是用来控制曝光开始的,其选择Select信号是用来控制读出的。如图4(C)所示意:在CMOS成像器像素阵...
用户1093709 2013-01-15 14:30
浅谈CMOS成像器连载之三:APS像素阵列结构
    上次谈到的APS像素只是一个单点的光电传感器,只获取整幅图像中一个点的光照强度值。而在CMOS成像器芯片上,整幅光学图像是成像在一个APS像素阵列Pixel Array的平面上,整幅图像信...
我要评论
5
23
关闭 站长推荐上一条 /2 下一条