标签: 采样

解析高速数/模转换器(DAC)的建立和保持时间 上网日期: 2008年09月17日 已有 个评论 打印版 发送查询 订阅 关键字： DAC 保持时间 建立时间 介绍 　　为了达到高速数/模 转换器 ( DAC )的最佳性能，需要严格满足数字信号的时序要求。随着时钟频率的提高，数字接口的建立和 保持时间 成为系统设计人员需要重点关注的参数。本应用笔记对建立和保持时间进行详尽说明，因为这些参数与Maxim的高性能数据转换方案密切相关。 定义建立和保持时间 建立时间 (tS)是相对于 DAC 时钟跳变，数据必须达到有效的逻辑电平的时间。保持时间(tH)则定义了器件捕获/采样数据后允许数据发生变化的时间。图1给出了相对于时钟上升沿的建立和保持时间。特定器件的时钟信号有效边沿可能是上升/下降沿，或由用户选择，例如MAX5895 16位、500Msps、插值和调制双通道DAC，CMOS输入。 　　采用CMOS技术设计的数字电路通常将电源摆幅的中间值作为切换点。因此，时间参考点定在信号边沿的中点。图1波形标明了器件在典型条件下的建立和保持时间。注意此时定义的这两个参数均为正值，但在建立或保持时间出现负值时将会令人迷惑不解。 　　MAX5891 600Msps、16位DAC为这一中间值状态提供了很好的学习实例。该器件的建立时间为-1.5ns，而保持时间为2.6ns。图2给出MAX5891的最小建立时间。注意，实际应用中，数据通常在采样时钟跳变后发生变化。图3给出了相同器件的最小保持时间。 　　为满足这些是需要求，用户需要分析数据源的传输延迟和抖动。传输延迟决定了时钟的标称定时要求，而抖动指标则决定了所允许的容限。为了解释这一关系，我们以具有1.5ns传输延迟的逻辑门电路为例。如果在逻辑门电路作用相同的时钟信号，MAX5891将刚好满足如图2所示的建立时间。这种情况下，对于温度漂移、时钟或数据抖动以及器件之间存在的差异都不具备任何设计裕量。 　　可以采用两种方法对建立和保持时间进行优化，包括增加时钟延迟、保持一致的引线长度等。在数据源和DAC之间增加时钟延迟有助于解决上述例子中的传输延迟问题。保持一致的数据源与DAC输入引脚之间的引线长度可以确保抖动、漂移不会使某一位进入下一个时钟周期。需要注意的是，我们现在处理的是包含多条数据线的高速数据总线，任何时刻所有位都必须满足时序要求。 结论 　　处理高频数据的定时面临诸多挑战，解决这些难题需要设计人员或系统设计工程师充分理解具体信号链路中所有器件的规格。如果链路中任一器件的规格要求得不到满足，系统性能将会降低。性能的降低表现为DAC输出精度的下降或限制时钟频率。

    高速信号在提升电子设备性能的的同时，也为检定和调试的设计工程师带来了很多问题。在这些问题中，一类典型的例子是偶发性或间歇性的事件以及一些低占空比的信号，如激光脉冲或亚稳定性，低占空比雷达脉冲等等。这些事件很难识别和检定，要求测试设备同时提供高采样率和超强的数据捕获能力。这对 示波器 性能提出了极高的要求。在过去，要对这些信号的测试不得不在分辨率和捕获长度之间进行取舍：所有示波器的存储长度都是有限的；在示波器中，采样率×采集时间＝采集内存，以使用示波器的所有采集内存为例，采样率越高，则数据采集的时间窗口越小；另一方面，若需要加长采集时间窗口，则需要以降低水平分辨率 ( 降低采样率 ) 为代价。        当前的高性能示波器提供了高采样率和高带宽，因此现在的关键问题是优化示波器捕获的信号质量，其中包括：怎样以足够高的水平分辨率捕获多个事件，以有效地进行分析；怎样只存储和显示必要的数据，优化存储器的使用。 对于这两个关键问题，泰克的高性能示波器采用 FastFrame 分段存储技术，改善了存储使用效率和数据采集质量，消除了采集时间窗口和水平分辨率不可兼得的矛盾。        本文将分别介绍传统方法和 FastFrame 分段存储技术测试偶发性或间歇性的事件以及一些低占空比的信号，从而分析 FastFrame 分段存储技术在实际测试带来好处。 1.     传统测试方法        传统测试低占空比脉冲等间歇性的信号，通常利用数字示波器。为了提高测试精度，通常使用示波器的最高采样率来采集波形数据。通常在高采样率的支持下，可以看到大部分波形细节，见图 1 。 但是，如果想查看多个连续脉冲，那么必须提高采集的时间窗口。要让多个脉冲落在示波器提供的有限存储器内，很多时候必须通过降低采样率来达到。显而易见地，降低采样率本身会降低水平分辨率，使得时间测试精度大大下降。当然，用户也可以扩展示波器的存储器的长度，在不降低采样率的情况下提高采集时间窗口。但是，这种方法有其局限性。尽管存储技术不断进步，高速采集存储器仍是一种昂贵的资源，而且很难判断多少存储容量才足够。即使拥有被认为很长的存储器长度，但可能仍不能捕获最后的、可能是最关键的事件。         图 2 是在长记录长度时以高分辨率捕获的多个脉冲 。 从图 2 中可以看出，时间窗口扩展了 10 倍，可以捕获更多的间歇性脉冲。其实现方式：通常是提高采集数据的时间长度，并提高记录长度，同时保持采样率不变。这种采集方法带来了以下这些缺点：     1. 更大的采集数据提高了存储器和硬盘的存储要求。     2. 更大的采集数据影响着 I/O 传送速率。     3. 更高的记录长度提高了用户承担的成本。     4. 由于示波器要处理更多的信息，因此前后两次采集之间的不活动时间或“死区时间”提高了，导致更新速率下降。        考虑到这些矛盾，必须不断地在高采样率与每条通道提供的存储长度中间做出平衡，并且还是很难达到测试更多个脉冲的需求。   图 1   图 2   2.     利用 FastFrame 测试方法 2.1               FastFrame 分段存储的原理        为解决上述的问题，业内运用了许多技术。一种流行的方法是分段存储方案。采用这种存储技术的仪器，如泰克采用 FastFrame 分段存储技术的示波器，允许把现有的存储器分成一系列段，然后每一次触发后采集的数据只填充其中一段，每次采集都可使用所需的采样率。通过根据测试要求定义触发条件，可以只捕获感兴趣的波形段，然后将捕获的每个事件存储在拥有各自编号的存储段中。采集完成以后，用户可以按捕获顺序单独查看各个存储段的波形或帧数据，或分层显示多个存储段波形或帧数据，以方便对测试结果进行比对；同时 FastFrame 技术还可以忽略不想要的波形段，从而把重点放在感兴趣的信号上。   图 3        图 3 是示波器利用 FastFrame 分段存储技术采集图 2 中同样的信号，通过利用 FastFrame 技术，可以与图 1 一样以同样小的记录长度和同样高的采样率捕获最多脉冲波形数目，分段存储内容重叠在一起，这样所有脉冲在屏幕上相互堆叠起来，并可以观测所有波形的变化情况。 2.2               FastFrame 分段存储的优势和特点    示波器利用 FastFrame 分段存储技术的优势如下：    1. 高波形捕获速率提高了捕获偶发事件的能力。    2. 使用高采样率，保留了波形细节。    3. 如果脉冲重复速度小于示波器的最高触发速率，则捕获的脉冲之间没有漏失脉冲，保证有效利用记录长度存储器。    4. 可以迅速地以可视方式比较波形段，确定重叠的波形中是否会异常变化。         当打开示波器的 FastFrame ， FastFrame 分段存储技术依照所选定的帧数和每帧点数 ( 帧长度 ) 自动计算和选择所需的记录长度。根据提供的示波器存储器，它计算帧数和帧长度之积，选择最近的记录长度，确定适合存储器的可支持帧数。       当需要查看感兴趣的波形时，可以单独查看每个帧，在确定特定的感兴趣的帧后，可以使用仪器功能详细检定、测量、放大和分析波形。为迅速查看捕获的波形共性以外的异常事件，可以把多个帧重叠起来，显示公共波形和偏离波形。 FastFrame 分段存储技术中的 “View Multiple Frames” 选项使用颜色突出显示各个点相互重叠的频次。如在色温显示下，暖色的点表示发生频次高，冷色的点表示发生频次低。        5.FastFrame 技术可以获取采集帧的时间相关信息 除了每帧波形表示的部分情况以外。每帧的采集时间中也是十分重要的信息。每个触发点都有定时信息，通过分析每帧采集时间相关的信息，可以确定每个事件发生的绝对时间以及事件之间的相对时间，如图 4 所示，从图 4 可以看出， FastFrame 技术不但可以得到每一帧的相对时间，而且可以得到每一帧的绝对时间。                                   图 4     如何利用示波器测试低占空比脉冲信号（二）