标签: ASML

中国是全球最大的芯片消费市场，但因为美国禁止所有使用了美技术和设备的企业向中国市场出货，用于生产芯片的高端光刻机被限制进入中国。几乎每隔一阵子，事关全球高端光刻机能否被中国引进的政策，都会成为新闻热点。 正如知名硬科技投资人蔡洪平所言： “从半导体研究的第一天起，就是全球化的，没有一个国家可以包圆（整个产业链），美国也不行。”所以，强如美国，也无法生产出顶尖光刻机，只能通过耍流氓的手段，对别国进行限制。 而相对美中德日这样的大国，荷兰是一个不折不扣的小国，但其生产高端光刻机的本土企业 ASML ，却在半导体行业内坐拥崇高地位。这家坐落于荷兰南部小城维尔德霍芬的科技公司，占据全球高端光刻机市场 80% 以上的份额。从 1984 年在板房创立，到 2009 年占据行业龙头，只用了 31 年。 理解 ASML 的崛起，或者说理解荷兰如何培育出 ASML ，对于解决当前中国的卡脖子难题，应该有一定价值。 光刻机到底比原子弹难在哪？ 因为这两年卡脖子问题十分突出，越来越多的普通中国人都知道了光刻机这个东西。但听过光刻机这个词，不代表真正了解它。很多人说，当年咱们那么穷，都造出了原子弹，现在经济状况好了很多，难道还怕造不出光刻机？持有类似心态的人，以董明珠为代表，她曾放出豪言，要拿 500 亿进军半导体领域。 当前，全球最先进的 EUV 光刻机售价高达 1.2 亿欧，价格堪比一架波音 737 客机。 2024 年量产的新一代 High-NA EUV 光刻机，预计售价将在 3-3.5 亿欧之间。 EUV 光刻机的累积研发投入超过百亿欧元，半导体行业玩家的门槛是 1000 亿元，并且需要不断投入才行。脱口而出 500 亿解决问题，暴露出当事人对这个行业的陌生。 原子弹和光刻机都很难造，二者的关键区别也许只有一条，那就是原子弹造出后，研究项目也就结束了；而光刻机造出后，项目才刚刚开始，企业必须紧跟需求，持续优化性能的同时降低成本，属于典型的 “既要又要”。有投资人测算过，如果按照造光刻机的效率来造原子弹，一颗原子弹的价格只要 10 万人民币。 简言之，原子弹是有没有的问题，光刻机则是好不好的问题，分属两个维度。 对于台积电、三星或中芯国际来说，企业投资数十亿美元建立生产线，最怕的就是设备故障导致停产，一旦停产，损失极大。所以，这要求光刻机必须保持 7x24 小时的绝对稳定性。这就必须依靠商业方式，不断地保持高利润 - 高研发投入 - 持续迭代，从而形成一个具有正反馈效应的循环。 一台 EUV 光刻机重达 180 吨，超过 10 万个零件，需要 40 个集装箱运输，集合了光学、有机化学、仪器仪表、机械设备、自动化、图像识别等多行业的顶级技术，仅安装调试就要超过一年时间，每年停修时间不超过 3% 。 EUV 光刻机使用的反射镜片制造工艺更是极其复杂，为了确保光线在真空中穿过透镜时不丢失、不变形，需要的技术精度相当于在北京和上海之间铺一条铁链，铁轨起伏不超过 1 毫米。而这些反射镜成像精度之高，相当于我们在地球上拿个手电照到月球，光斑不超过一枚硬币大小。 正是因为光刻机具有超强的稳定性，所以，今天上海先进半导体工厂内，还有一台 30 年前进口的 ASML 光刻机依然在昼夜不停地工作。这是中国最早的一条 5 英寸芯片生产线，最初由荷兰飞利浦公司与上海几个国有半导体企业在 1988 年合资建立。 飞利浦不仅帮助中国大陆跟上国际半导体发展的步伐，对台湾地区半导体行业的起步也影响甚大，这一点后面会提到。不过，要论这家工业巨擘对于光刻机行业的最大贡献，还是要回到对 ASML 的哺育之恩。 背靠飞利浦，大树底下好乘凉 按照最新数据（ 2022 年 12 月 9 日）， ASML 市值为 2424 亿美元，飞利浦仅为 123.8 亿美元，连 ASML 的零头都不及。更有意思的是，飞利浦持有 ASML 约 5.8% 的股份，折算下来 140.6 亿美元，超过了自身市值。 但如果将时针拨回 1984 年，情况则截然不同。那一年，飞利浦屈就和荷兰先进半导体材料公司（ ASM ）合作出资成立 ASML ，除了提供 210 万美元的现金或设备外， 45 位飞利浦 Natlab 的研发工程师也加盟 ASML 。 虽然有飞利浦 Natlab 的光环加持，但创立后的 10 年里，公司都未曾盈利。成立之初， ASML 的光刻机无人问津，唯一买过几台的是 Elcoma ，它是飞利浦半导体和材料事业部。几年后，深陷泥沼的 ASML 创始人德尔·普拉多最终选择了撤资，飞利浦承担了 ASML 在合资企业中的股份和债务，并与 ASML 的银行 NMB 合作，接受来自荷兰和欧共体的研发捐赠。 《光刻巨人： ASML 崛起之路》的作者瑞尼·雷吉梅克评价道：“ ASML 三年后还活着绝对是一个奇迹。”显然， ASML 没有在最初几年倒下，与母公司飞利浦的输血有直接关系，除了资金支持，飞利浦还在 ASML 开拓亚洲市场的关键时刻，把自己最优秀的工程师派去协助，以确保订单不会消失。这对初创的 ASML 来说十分关键。 当然，飞利浦绝不是什么商业投资领域的慈善家。在数十年的合作中， ASML 和飞利浦之间也有过多次摩擦。但不容否认的是，飞利浦客观上构建了一个持续运转的共享创新网络。飞利浦在荷兰每所大学都有耳目，与荷兰几乎每个工程或科学教授都有联系，一旦公司在大学教授的人际关系网里发现人才，有需要就会进行招聘。当 ASML 组建之初招聘员工时，有大约 300 人提出申请，这令 ASML 管理层感到惊讶。 不仅对 ASML ，也对维尔德霍芬地区的高科技产业发展具有巨大的辐射和孵化作用。当地数十家高科技公司都直接或间接脱胎于飞利浦公司，但飞利浦并没有强行将其变成旗下子公司，而是与其和谐发展，共同维护并呵护这个共享创新的模式。事实上，就连维尔德霍芬这座城市，也是依托飞利浦公司的成长而发展起来的。 甚至，大名鼎鼎的台积电在 1987 年创立时，也称得上是飞利浦在中国台湾下的蛋。当时，台湾工研院和飞利浦创办台积电，飞利浦占 27.5% 股份，是最大外部股东。飞利浦不仅毫无保留地把内存生产线开放给台积电学习，还原封不动地把整条生产线搬到台湾给台积电。可以说，是飞利浦为台积电打下了坚实的生产技术基础，而张忠谋之于台积电，主要是开创了一个新商业模式。 有趣的是，因为飞利浦的关系， ASML 在 1988 年拿到了台积电的 17 台光刻机订单，这让 1989 年的 ASML 获得了勉强盈利的结果。这也再次证明，飞利浦对早期 ASML 的重要性。 多年以后， ASML 也秉承了飞利浦所青睐的共享创新理念。以 2016 年为例， ASML 拿出了 1.32 亿欧元用于支持其创新生态系统建设，其中 80% 用于企业的研发工作， 20% 用于资助大学和研究机构进行研发。 此外， ASML 与全球 700 多家供应商展开合作， 50% 来自荷兰本土，其余大多来自欧盟和美国， 85% 的成本由供应商提供。如果没有开放协同、共享共生的理念及其配套制度，是不可能做到这一点。当然， ASML 也就不可能汇聚全球智慧，攻破看似不可逾越的技术难题，戴上工业制造皇冠。 携手卡尔 ·蔡司，锻造研发命运共同体 1988 年， ASML 陷入财政最低谷，也在此时， ASML 利用尼康、佳能的冒进之举，推出了它的翻身之作—— PAS 5500 光刻机。 ASML 现在的 CEO 范登布林克，那时还是首席架构师，他成功将 PAS 5500 推广到了蓝色巨人 IBM 面前，后者决定在纽约东菲什基尔建立新的芯片生产线。 ASML 获得 IBM 认可后，来自世界各地的订单开始纷至沓来。但对 ASML 来说，一个新问题出现了，那就是面对源源不断的订单需求，为自己提供所有的投影物镜和照明系统的核心供应商卡尔·蔡司公司，却存在多项不确定性：质量不合格、产能不足、与竞品合作。 质量、产能问题的背后，一是蔡司管理层并未真正认可 ASML ，相反蔡司更重视尼康的需求；二是蔡司管理层还在坚持人工打磨的方式，他们对公司内 6 名顶级技工的“金手指”十分引以为傲。对此， ASML 拿着不合格的镜头，用事实让蔡司高管低下了高贵的头颅，同时，他们也抓住蔡司糟糕的财务状况这一痛点，推动蔡司从“金手指”打磨过渡到自动化操作。 借助干涉仪、机器人、离子束的刻蚀设备、抛光笔等新技术新设备，蔡司百年以来的老生产线被改造成了符合 ASML 要求的柔性生产线，最终交付的镜头品质和效率大幅提高。 让德国人知错就改后， ASML 还要求蔡司只能给自己独家供货，两者签署一份契约， ASML 在蔡司半导体光学部门（ SMT ）拥有 24.9% 的股权。由于双方命运极为紧密地联系在了一起，所以当 1994 年时任蔡司 CEO 利希滕贝格听到 ASML 巨额订单的消息时，他选择赌了一把，砍掉了部分业务部门，不仅按要求改造生产线，还入股了 ASML ，并以借东风的方式，一扫财报连年亏损的阴霾。 到今天， ASML 和蔡司还在定期交换研发工程师和科学家，确保从技术、股权甚至企业文化上进行共享。 ASML 制造的光刻设备总成本中，有将近 30% 购自卡尔·蔡司（ 2018 年为 28.3% ， 2017 年为 26.6% ， 2016 年为 27.6% ）。而蔡司在光学研发上所取得的无与伦比的成就，也在不断帮助 ASML 突破一个又一个极限。 这是一个相互成就的故事，但如果没有 ASML 坚持高标准来倒逼包括蔡司在内的供应商不断进行技术升级，光刻机行业的创新步伐就不会这么快；此外，通过交叉持股的方式，最大限度确保了彼此的同进退，也证明了金融创新在尖端制造业中的重要性。 拥抱技术联盟，戴上工业制造皇冠 1995 年， ASML 在阿姆斯特丹和纳斯达克交易所同时上市，一时间，订单、资金都不再是企业发展的障碍，如何将领头羊尼康挑落马下，成为 ASML 管理层思考的重点。 上世纪 90 年代中叶，光刻机如果想继续遵循摩尔定律，跨越芯片精度上的限制，就必须让光刻机内的光源从 DUV 变成 EUV 。为了挑战这一在当时如外星科技般的技术难题，英特尔在 1997 年说服克林顿内阁，以公司形式发起了 EUV LLC 合作组织。 这个组织由英特尔和美国能源部牵头，不仅包括美国三大国家实验室，也汇聚了当时如日中天的摩托罗拉和 AMD 。同时，英特尔还力邀 ASML 和尼康加入，这是因为 80 年代还纵横捭阖的美国老牌光刻公司 Perkin-Elmer 和 GCA ，到 90 年代大势已去。 不过，英特尔此举受到美国政府的阻挠，因为后者舍不得让外国公司分享美国最前沿的技术。对此， ASML 展示出了惊人的技术前瞻性，远比尼康积极地挤进 EUV LLC 。 ASML 在美国进行强力游说，开出了让美国政府很难拒绝的条件——由 ASML 出资在美国建工厂和研发中心，并保证 55% 的原材料都从美国采购，最终得到了加盟资格。 这一决定不仅确保了 ASML 可以获得 EUV LLC 的全部技术专利，还确保了自己最大的竞争对手尼康，彻底被排除在竞争之外。实际上， 2000 年的全球光刻机市场，尼康依然是当之无愧的老大，占据了近 7 成市场份额，但到 2009 年即被 ASML 超过。此后，因为光刻机进入 EUV 时代，尼康只能在中低端市场刷存在感，早已看不到 ASML 的背影。 从 1997 年到 2003 年， 6 年间 EUV LLC 的科学家发表了几百篇论文，成功验证了 EUV 光刻机的可行性，之后便宣布联盟解散。 2006 年，在 ASML 实验室里出现了 EUV 的原型机，四年后的 2010 年，在 ASML 手中诞生的人类第一台 EUV 工程样机： NXE 3100 。 2012 年，因为研发投入需要每年 10 亿欧元， ASML 请英特尔、三星和台积电入股，希望大家共同承担这个人类的伟大工程。 2015 年，可量产的样机发布。虽然售价高达 1.2 亿美元一台，但还是收到雪片一样多的订单。排队等交货，都要等好几年。 2018 年，中芯国际曾预订过一台 EUV 光刻机，因为美国技术封锁，该计划已经被暂停。 ASML 在 1997 年成功加入 EUV LLC ， 2012 年吸引英特尔等客户投资自己，可谓带来了两大后果：一是凭借 EUV 甩掉了竞争对手尼康，二是加强了与美国捆绑，因为政治对抗失去中国市场。对于 ASML 来说，这两者都是难以预料的，它既不能确保自己选择的技术路径一定成功，也不能左右国际政治博弈的大局。 但有一点是可以确定的，那就是如果 ASML 不加入英特尔和美国政府主导的技术联盟，就不可能获得后来至高无上的行业地位；反过来，即使强如美德日，在今天如果少了 ASML 、台积电、三星，也都无法单独实现芯片产业的闭环。 这一点，当然也适用于中国。 对中国半导体创新的几点启迪 对中国科技企业而言， ASML 和它所在的荷兰存在很多独特性。但平心而论，这种独特性不在于当年荷兰比今天中国拥有多少优势，而在于 ASML 能够将可调动的优势发挥到极致。 今天，中国拥有全球最大的单一消费市场，从政府到企业，也都雄心勃勃地试图征服半导体高地。这些都是十分珍贵的优势，但是，我们也需要观照他人、深刻反思自己的不足，就 ASML 的案例，至少可以给我们以下几点启迪： 第一，必须尽快扭转制造业供应链外流的趋势。从 ASML 的经历来看，供应链就是它的生命线，更是它的创新线。 ASML 对蔡司的技术规范和提升，在过去几十年里，也大量发生在外资企业和沿海工厂之间。最典型的就是苹果供应链， 2008 年的时候，中国大陆企业在苹果供应链中只占了 3.6% 的价值比重，到了 2018 年，这一数据已经提升到 25.4% ，数据背后是中国供应链企业的集体飞跃。 甚至，中国在融入全球供应链的过程中，还打造出自己的手机品牌， OPPO 、 vivo 、华为、小米等等，都享受了中国企业融入全球供应链后的多方面溢出效应。要知道，飞利浦最早的光刻机技术，就是对美国企业的跟随和模仿，而 ASML 击败尼康，也花了 20 多年。它早期成功的标志，就是成为 IBM 的供应商。 因此，当前科技产业供应链的外流需要引起足够的重视，必须注意到越南的进出口数据和印度的灯塔工厂数量的增长势头，这些都是再明显不过的信号。守住这些供应链，我们的半导体行业就有突破的希望。 第二，应该珍视类似飞利浦这样的生态型龙头企业。生态型龙头企业和一般龙头企业不同，它们往往是产学研一体化的组织者、统筹者，对中小科技企业的孵化功能，是一般龙头企业和创业孵化器所不能比的。对于飞利浦来说，并没有一个明确计划去孕育一家 ASML ，但它在发展中天然会去搭建一个创新生态，沐浴在这个生态下的中小微企业，自然而然得到了生态中的养分。 在硅谷、长三角以及粤港澳大湾区，都存在一批这样的生态型龙头企业，通过股权、知识和人才网络等形式搭建一些区域性的共享创新生态。深圳、杭州之所以敢喊出建设 “东方硅谷”的口号，底气就在于已经培育了腾讯、阿里这样的生态型龙头企业。 正如经济学家樊纲在近期的一次演讲中提到，大企业是当前经济发展、产业进步的决定性力量，中国的大企业不是多了，而是太少了。他领衔的研究团队发布了《共享创新指数报告》，指出全球经济产业组织的底层逻辑正发生颠覆性改变，科技竞争正从企业、城市之间的竞争，走向生态之间、城市群之间的竞争。在中国，两个三角洲拥有明显高于其它地方的创新水准，依赖的正是高密度、高效能的创新网络。 第三，需要意识到资本市场对半导体产业的重要性。 ASML 所在的欧洲，从荷兰政府到欧共体和后来的欧盟，都比美国更喜欢给企业补贴， ASML 当然是受益者之一。但 ASML 真正解决资金问题，是通过在欧洲和美国的同时上市，连接全球资本市场后，企业发展很快进入了快车道。这一点， 2010-2018 年间上市的中概股企业一定颇有体会。 相对而言，国家资本拥有更长远的眼光，但民间资本更注重投资回报中的正反馈效应，在瞬息万变的市场，民间资本能够更好地支持企业做出抉择。毕竟，没有一家企业事前知晓哪一条技术路径，哪一种商业模式可以百分百获得成功。所以，高频高效的反馈机制对于企业十分关键，而资本市场的信号往往是最快速、最清晰的。 过去十几年里，从互联网科技到新能源汽车，一批中国企业借力资本市场，历经重重困难，最终杀出一条血路成为市场宠儿。这些有国际竞争力、影响力的科技企业，应被视为 “国家战略型企业”。未来，中国必须持续扩大战略型企业的矩阵，而半导体企业一定会以主角的身份，位列阵中。 关注公众号“优特美尔商城”，获取更多电子元器件知识、电路讲解、型号资料、电子资讯，欢迎留言讨论。

为什么光刻机巨头来自荷兰，而不是芯片大国美国？这个问题很有趣，实际上网上有很多报道，荷兰的ASML前身是飞利浦的光刻机研发部门，飞利浦是荷兰企业，所以，ASML就设在荷兰。 ASML师出名门，而且在这一行内起步较早，如此强大并不令人意外。 首先，成为光刻机领域的老大，ASML走过了很长一段时间。实力的生成经过了时间的考验。 ASML最早是飞利浦光刻设备研发小组，而飞利浦早在1973年就推出了彼时称为“新型”的光刻设备，不过基本成本及技术的原因，这一产品并没有推广成功。此后比较长的时间，ASML这个昂贵的研发小组，都在困难中支撑前行，好在有飞利浦这棵大树好乘凉，不至于沦为破产与结束的境地。 1995年ASML成功上市，这是ASML最大的转折点：进了资本市场就意味着有钱进行技术并购。光刻机是技术含量极高的行业，ASML通过自研与并购，掌握了一系列的技术，这为它树立全球光刻机市场的至高地位奠定基础。ASML对研发是相当舍得投入的，每年营收的15%左右是投在研发上，如此多的技术创新投入，其产品创新与换代自然游刃有余。 其次，ASML对于合作有独到见解与融合模式。在光刻机中光刻曝光技术是最为核心的，这个ASML自己牢牢把控着，而其余的采取模块化外包，当然这种外包也包括了研发。比如光学镜头部件是德国厂家，光源及调量设备是美国厂家，等等。一个光刻机里，体现了全球产业链的协同创新。在扩展市场版图时，与全球最优秀的公司合作，现在也是中国一些大公司的做法。 除此之外，2012年起，ASML还允许大客户对ASML股权投资，当然这有两个前提：一是只能进行少数股权投资；二是必须对研发支出作出承诺。像英特尔、台积电、三星这样的大公司就是这样被捆绑进来的。 ASML独立之后，它的主要对手，是美国、日本的企业，尤其是日本尼康很厉害（另外，德国、中国都有企业生产光刻机，德国、韩国企业也有企业不生产但掌握大量相关专利，例如德国蔡司、韩国海力士）。在竞争过程中，尼康犯了一个错误，就是什么都自己搞（貌似日本企业的通病，喜欢搞大而全。），结果搞出的东西不成熟。ASML则不同，它走的是整合路线，它买美国的光源、德国的镜头，可以说，90%的部件来自外购，光刻机性能很快就后来居上了。 那么，为什么ASML能买到所需要的部件呢？这跟一个规定有关，那就是优先为股东提供设备，所以，世界上著名半导体企业，几乎都成为ASML的股东，都会给它技术支持，著名股东如英特尔、三星、台积电等，当然，中国大陆企业除外。此外，这家公司的股东还包括一些大的财团，尤其是美国的摩根、德国的德银等等，总体而言，这家企业的主要控股者，还是美国、荷兰、德国的企业或财团，所以，其实是欧美共同扶持造就了这家企业。 总结一下，为何ASML能在荷兰成长起来，不外有以下四点： 一，是荷兰阿斯麦公司是自世界各国大公司投资的公司，其中大股东就有（美国）的英特尔公司，韩国三星，还有我国的台积电。这样的的好处是集资容易，风险共担，重要的是有美国大股东控制着。 二，是荷兰阿斯麦生产的光刻设备，一些重要部件来自世界很多国家，比如最重要的光源技术来自美国的一家公司，镜头來自德国等，这里又有美国公司参与控制。 三，是觉得把这种高科技公司放在荷兰可以更好的垄断这个产业，不使技术外流，一是荷兰是美国的小弟不担心；二是美国国内有反垄断法，如果把这样的公司放美国国内可能会被析分成至少两家公司，这样人才技术就会不集中，研发起来慢，也可能浪费钱，造成产能过剩，而在荷兰就没有这种法律，这样就比较好控制。 四，是美国掌握着世界芯片最顶端的芯片设计技术，光刻机是为芯片服务，如果美国停止设计高端芯片，那么荷兰的高端光刻机毫无用处，产量也是被美国控制着，不过这种优势美国越来越掌握不住了。 总的来说，世界最高端的光刻机虽然在荷兰，但是被美国控制着。既然技术上可以卡脖子，股份上可以影响其决策，美国根本不怕ASML敢动什么小心思，据说，美国曾经给ASML施压，要这家公司不得雇佣中国人，这家公司最后也没办法，只能照办。此外，美国在荷兰有驻军，对荷兰的影响力很大。

据外媒报道，光刻机霸主ASML（阿斯麦）已经开始出货新品Twinscan NXT:2000i DUV（NXT:2000i双工件台深紫外光刻机），可用于7nm和5nm节点。NXT:2000i将是NXE:3400B EUV光刻机的有效补充，毕竟台积电/GF的第一代7nm都是基于DUV工艺。 同时，NXT:2000i也成为了ASML旗下套刻精度（overlay）最高的产品，达到了和3400B一样的1.9nm（5nm要求执照2.4nm，7nm要求至少3.5nm）。 ASML将于本季度末开始量产Twinscan NXT:2000i，价格未披露。目前，NXE:3400B EUV光刻机的报价是1.2亿美元一台，传统的ArF沉浸式光刻机（14nm节点）报价是7200万美元之间， NXT:2000i肯定是在这两者之间了。 目前主流的半导体生产中使用的是波长193nm的深紫外（DUV）光刻。实际上，在制程发展到130nm之前，人们就曾指出193nm深紫外光会发生严重的衍射现象而无法继续使用，需要换用波长为13.5nm的极紫外（EUV）光刻才能继续缩小半导体工艺。此外，还有一些公司推崇的e-beam电子束光刻技术。 EUV的研发始于20世纪90年代，最早希望在90nm制程节点投入应用，然而EUV光刻机一直达不到正式生产的要求。无奈之下，人们只能通过沉浸式光刻、多重曝光等手段，将DUV一路推进到了10nm阶段。 ASML的EUV光刻机使用40对蔡司镜面构成光路，每个镜面的反光率为70%。这也就是说，EUV光束通过该系统中的每一对镜面时都会减半，在经过40对镜面反射后，只有不到2%的光线能投射到晶元上。 到达晶圆的光线越少，光刻所需的曝光时间就越长，相应的生产成本也就越高。为了抵消镜面反射过程中的光能损耗，EUV光源发出的光束必须足够强，这样才能与现在非常成熟的DUV光刻技术比拼时间成本。 但是多年以来，光照亮度的提升始终未能达到人们的预期，ASML的EUV产品市场负责人Hans Meiling曾表示，人们严重低估了EUV的难度。正在实验中的EUV光源焦点功率刚刚达到250瓦，可以支撑机器每小时处理125个晶片，效率仅有现今DUV的一半。 如果再加上价格和能耗，EUV取代DUV还会更加艰难。最新的EUV光刻机价格超过1亿欧元，是DUV光刻机价格的二倍有余，且使用EUV光刻机进行批量生产时会消耗1.5兆瓦的电力，远超现有的DUV光刻机。 ASML方面表示，EUV光刻设备尚未彻底准备完成，最快也要到2019年才能应用于正式生产，因此几大半导体代工厂均在DUV+多重曝光技术上继续深挖，以求撑过EUV光刻机的真空期。 7nm群英会：几大半导体代工厂部署7nm制程节点时用什么光刻技术？ 三星 作为芯片代工行业的后来者，三星是“全球IBM制造技术联盟”中激进派的代表，早早就宣布了7nm时代将采用EUV。今年4月，三星刚刚宣布已经完成了7nm新工艺的研发，并成功试产了7nm EUV晶元，比原进度提早了半年。 据日本PC WATCH网站上后藤弘茂的分析，三星7nm EUV的特征尺寸为44nm*36nm（Gate Pitch*Metal Pitch），仅为10nm DUV工艺的一半左右。 除了一步到位的7nm EUV外，三星还规划了一种8nm制程。这个制程实际上是使用DUV光刻+多重曝光生产的7nm制程，继承所有10nm工艺上的技术和特性。 由于DUV光刻的分辨率较差，因而芯片的电气性能不如使用7nm EUV，所以三星为其商业命名为8nm。从这一点来看，8nm相比现有的10nm，很可能在晶体管密度、性能、功耗等方面做出了终极的优化，基本上可看做深紫外光刻下的技术极限了。 DUV和EUV光刻分辨率对比 此外，三星在7nm EUV之后，还规划了使用第二代EUV光刻技术的6nm制程，它和8nm同样是商业命名，属于7nm EUV制程的加强版，电气性能会更好。 根据三星的路线，三星将于今年下半年试产7nm EUV晶元，大规模投产时间为2019年秋季。8nm制程大约在2019年第一季度登场，而6nm制程应该会在2020年后出现。 台积电 相比三星直接引入EUV光刻的激进，台积电在7nm上选择了求稳路线，并没有急于进入极紫外光刻时代。台积电表示将继续使用DUV光刻，利用沉浸式光刻和多重曝光等技术平滑进入7nm时代，然后再转换到EUV光刻。 台积电使用DUV光刻的第一代7nm FinFET已经在2017年第二季度进入试产阶段。与目前的10nm FinFET制程相比，7nm FinFET将可在晶体管数量的情况下使芯片尺寸37％，或在电路复杂度相同的情况下降低40％的功耗。 在接下来的第二代7nm FinFET+制程上，台积电将开始使用EUV光刻。针对EUV优化的布线密度可带来约10~20％的面积减少，或在电路复杂度相同的情况下，相比7nm FinFET再降低10％的功耗。 而根据后藤弘茂的分析，台积电7nm DUV的特征尺寸介于台积电10nm FinFET和三星7nm EUV之间，Metal Pitch特征尺寸40nm，Gate Pitch特征尺寸尚不明确，但必定小于10nm时的66nm。 此外，与完全使用DUV工具制造的芯片相比，使用EUV光刻生产芯片的周期也将缩短，台积电计划在2018年第二季度开始试产7nm FinFET+晶元。 GLOBALFOUNDRIES GF此前曾是AMD自家的半导体工厂，后由于AMD资金问题而拆分独立。GF同样属于IBM“全球IBM制造技术联盟”的一员，其半导体工艺和三星同宗同源。然而GF在28nm、14nm两个节点上都遇到了重大技术难题，不得不向“后来者”三星购买生产技术。 介于此，GF在14nm之后决定放弃10nm节点，直接向7nm制程进军。虽然这个决策稍显激进，但GF也明白步子大了容易扯到啥的道理，决定在光刻技术上稳中求进，使用现有的DUV光刻技术实现第一代7nm工艺的制造，随后再使用EUV光刻进行两次升级迭代。 据其在阿尔伯尼纽约州立大学理工学院负责评估多重光刻技术的George Gomba以及其他IBM的同事透露，GF将在第一代7nm DUV产品上，使用四重光刻法。 不过在EUV的部署上，GF尚存在一些阻碍。据了解，目前ASML提供的保护膜仅适用于每小时85个晶片的生产率（WpH），而GF今年的计划是达到125WpH，这意味着现有的保护膜无法应对量产所需的强大光源。 目前，GF尚未透露将于何时开始使用EUV光刻，只说要等到“准备就绪”以后，不过看起来难以在2018年以前准备就绪。因此业界普遍猜测GF最早也要到2019年才能使用EUV光刻生产芯片。 Intel Intel作为全球最大的半导体企业，在半导体工艺方面一直保持着领先地位，并且引领了大量全新技术的发展。不过近几年，Intel半导体工艺的发展速度似乎逐渐慢了下来，比如14nm工艺竟然用了三代，10nm工艺也被竞争对手抢先。 实际上，三星和台积电在进入16/14nm节点后，在制程上常使用一些商业命名，比如上面提到的三星7nm制程，优化一下就变成了6nm。而Intel的14nm制程虽然历经两次优化，却只是以14nm、14nm+和14nm++来命名，二者已经不存在直接的可比性。 由于晶体管制造的复杂性，每代晶体管工艺中有面向不同用途的制造技术版本，不同厂商的代次之间统计算法也完全不同，单纯用代次来对比是不准确的。目前业内常用晶体管密度来衡量制程水平，实际上，Intel最新10nm制程的晶体管密度甚至反而要比三星、台积电的7nm制程更高。 而根据后藤弘茂的分析，如果将Intel、台积电、三星和GF近些年制程的特征尺寸放在一起对比，也可以看出Intel的14nm制程确实要优于三星和GF的14nm LPP以及台积电的16nm FinFET，仅略输于三星早期的10nm制程。 Intel的10nm制程则更是全面胜过台积电和三星的10nm制程，甚至比台积电和GF的第一批7nm DUV都要更好。虽然不如三星和GF的第二批7nm EUV制程，但Intel肯定也会深挖10nm制程，第二代10nm赶超三星和GF的7nm EUV也不是不可能。 关于ASML 总部位于荷兰的ASML脱胎于飞利浦，于1984年成立，至今所经营的产品主要还是光刻机。ASML凭借自己多年在行业中所积累的技术和经验，在2017年取得的收入又创出新高，净利润也同步大增。ASML的收入大致分为两个部分，一个是通过向客户供应极紫外EUV、深紫外DUV光刻机等设备获得的收入（在ASML当年的营收中占比达七成左右），另一个就是为客户提供设备安装、系统升级等服务获得的收入（在ASML当年的营收中占比约三成）。 2017年全球光刻机市场占比7成，是绝对的一哥，后面跟着的是佳能、尼康和上海微电子。 集成电路在制作过程中经历材料制备、掩膜、光刻、刻蚀、清洗、掺杂、机械研磨等多个工序，其中以光刻工序最为关键，它是整个集成电路产业制造工艺先进程度的重要指标，即在芯片制造过程中的掩膜图形到硅衬底图形之间的转移，在硅片上刻出晶体管器件的结构和晶体管之间的连接通路。 光刻机原理是把高精密底片底版投射到晶原片上，光刻机难在OVERLAY套刻精度以及产率。需要精密的光学镜头，和精密的对焦稳定，和散射极低的光源激光。镜头虚，有云翳，不行，对焦丝扣不匀不细，不稳，不行。光源散射也不行。要比千分尺(螺旋测微器)更细更稳。 用螺旋测微器原理，精密螺纹调焦对焦，稳定相距焦平面。工作台的膨胀，减震，连续工作的精准，都对精度要求极高。小试验室小作坊，做一两个己经很难，大批量生产，精度就更难。 其实这些年来，国内早就有设备厂商，以及研究机构在对光刻机进行研发。如上海微电子、中电科四十五所、中电科四十八所等，但是离国外几家光刻机厂商差距甚远，更别提在先进节点上的顶尖光刻设备差距了。

As has been the case for the past several years, apprehension over the development of extreme ultraviolet (EUV) lithography was one of the oft-repeated themes at this year's Semicon West fab tool tradeshow in San Francisco, United States. "EUV is the highest priority for our industry," said Luc Van den Hove, president and CEO of European microelectronics research institute Imec, in a panel discussion at the event. In May, Dutch lithography vendor ASML finalized a deal to acquire lithography source vendor Cymer for about $2.6 billion. The deal is largely considered an attempt by ASML to take a firmer hand in the development of an EUV source. Cymer is one of three developers trying to create a source that would be powerful enough to support commercial production throughput of an EUV lithography tool. In February, at the SPIE Advanced Lithography Conference, ASML showed data indicating that it had raised the maximum power on its power source to 55 watts. Ryan Young, a spokesman for ASML, said this week that 55 watts would be enough to support EUV tool throughput of about 43 wafers per hour. More significant, according to Young, is that ASML has shown the power source can support a maximum power of 50 watts for long periods of time. Young also noted that the development work is being done on ASML's pre-production EUV machine, the NXE:3100. When ASML transfers the source to its NXE:3300 EUV tool, which has a larger drive laser, the 50 watts will become 80 watts, enough to support throughput of more than 60 wafers per hour. Young added that improving source power—while the most significant stumbling block to putting EUV in production—is only one place where ASML needs to make progress. ASML will continue working on improving the raw power of the source, but also focus on other needed improvements in the power source around availability and dose control. ASML's latest goal is to be able to support a throughput of about 70 wafers per hour sometime in 2014. According to Young, that's roughly the throughput threshold that most customers say would make it worthwhile to adopt EUV. "But every customer's process is different," he added. Chipmakers would ideally prefer EUV tools with a throughput of 100 to 150 wafers per hour to make production cost effective. Some say a tool throughput of 60 to 80 wafers per hour would be a sufficient starting point. The original plan was for EUV to be in production years ago, but development hiccups have pushed out the technology multiple times. ASML has six pre-production EUV development tools currently in the field. Intel—which last year acquired a 15 per cent stake in ASML and ponied up additional funds specifically for the development of EUV in a deal worth a total of $4.1 billion—has been hoping to deploy EUV lithography at the 10 nm node in the second half of 2015. Intel also said it would be prepared to extend optical immersion lithography to that node in the event that EUV is not ready. Samsung and TSMC have entered into similar deals with ASML. Ludo Deferm, executive vice president of business development at Imec, said this week that extending optical immersion to that node may not be economically feasible. Because extending optical immersion to 10 nm could require three or more exposures—and thus three or more photomasks for critical layers—the costs involved would increase exponentially. But Deferm told us Imec is confident that EUV will eventually be put in production. "We are confident that it will come," he said. "I don't have a crystal ball, either. We can't predict the future."   Dylan McGrath EE Times  

Proponents of extreme ultraviolet (EUV) lithography were reasonably encouraged a few weeks ago when Intel Corp. entered into a $4.1 billion equity and funding deal to help boost RD efforts for 450-mm and EUV lithography tools . "It's the best news I've heard in a long time," said David Brandt, senior director of euv marketing and business development at Cymer Inc., a long-time source developer for ASML and the front-runner in working with the Dutch lithography vendor to improve source power for EUV tools. Intel already had a vested stake in making sure that EUV development remains on track to put the technology into production, even if much later than Intel had originally hoped. Intel and the rest of the thinning ranks of leading-edge chip makers have every reason to want cost-effective EUV lithography to save them from the pain and expense of extending 193-nm optical lithography to the 10-nm node and beyond. Brandt and others took Intel's willingness to put skin in the EUV game as a vote of confidence in the viability of the oft-delayed technology. But Intel's wallet alone won't bring EUV into production. Though incremental progress on the EUV development front has been reported over the past week, there remains—as there has since the technology landed on the ITRS roadmap—work to be done. EUV is, at best, still years away from volume production and remains no slam dunk. In a presentation at last week's Semicon West tradeshow, Franklin Kalk, chief technology officer at Toppan Photomasks Inc., said source power, mask defectivity and photoresist performance remain the three issues still facing volume production of chips using EUV. But, Kalk said, source power remains the main hurdle, as it has for some time. Three years ago, Kalk said, mask defectivity was considered the main stumbling block for EUV, and thus the burden of Toppan and its competitors. But in the past couple of years, the failure to develop a source powerful and reliable enough to provide adequate tool throughput has taken centre stage. "I'm hoping that source power gets high enough that they start complaining about the masks again." Chip makers want EUV tools with a throughput of 100 to 150 wafers per hour to make production EUV cost effective. Some say a tool throughput of 60 to 80 wafers per hour would be a sufficient starting point. Even that type of throughput remains out of reach for now, though AMSL CEO Eric Meurice said this week that research progress indicates that EUV throughput is on pace to reach 70 wafers per hour in 2014 and 125 wafers per hour in 2016. More incremental progress Other EUV progress has also been reported in the previous weeks: On source power: Nigel Farrar, vice president of technical marketing at Cymer, said Cymer has now achieved about 50 watt expose power on its HVM I source using a pre-pulse—which conditions the target prior to the main pulse—at full repetition rate using closed loop controls. (Back in February, Cymer also reported average power of 50 watts, but that was in open loop testing, minus the power-reducing controls placed on systems in the field to improve stability.) Meurice said the potential for 105 watts has been confirmed in lab experiments, supporting ASML's roadmap to volume production starting at 70 wafers per hour in 2014 and upgradable to 125 wafers per hour in 2016. He cautioned that in-situ experiments, as opposed to lab experiments, are still necessary to confirm this roadmap. Even if ASML stopped development now, Meurice said the lab data demonstrated that ASML's NXE:3300—the production tool successor to the pre-production NXE 3100 systems installed at several customer sites—would support throughput of 30 to 40 wafers per hour based on its superior architecture and energy efficiency. (Halting development, of course, is not the plan). Source availability: Farrar said Cymer's HVM I sources have been running at about 70 per cent availability for the past two quarters, up from 50 per cent in prior quarters. Only about 10 per cent of the downtime was unscheduled, the rest was for planned maintenance. Source collector durability: Cymer has demonstrated stable reflectivity for its EUV source collector over more than 30 billion pulses. Collector reflectivity is a key issue because replacing the collector is a major undertaking and the collector's performance will degrade over time. Cymer does not know how long the source can last between replacements, but 30 billion pulses over more than a year is considered encouraging. Mask defectivity: Kalk acknowledged that EUV masks will not be defect-free. Due to the complexity involved, every EUV mask blank will have defects, an multi-layer mask blank defects cannot be repaired, Kalk said. But masks must be "defect free enough" to work, he said. In the case of memory, design patterns are redundant enough that the mask can be shifted and rotated accordingly in order to write the pattern around the defects—if mask makers know where they are, according to Kalk. Improvement in both blank and mask inspection tools, as well as mask writer accuracy, is required, Kalk said. Mask durability: No one will know exactly how long an EUV mask will last until they are used in high volume production. Kalk said different mask durability issues—including the appearance of haze on a mask and, later, mask absorber degratdation—arose in the first six years or so after the introduction of 193-nm lithography, depending on the number of exposures for a mask. "We are going to encounter issues," Kalk said. 'I don't even know what they are yet, but we are going to encounter them." Tools needed: The full tool kit for EUV masks won't be ready until about 2018, according to Kalk. He said development is needed on blank and mask inspection tools, as well as the Carl Zeiss EUV actinic aerial image metrology system (AIMS) for reticle defect and printability analysis. Kalk said that EUV insertion can occur before the full mask tool kit is in place, but that a "bridge strategy" will be required. As manufacturing eventually ramps up, new issues will arise he said.