tag 标签: 处理器

相关帖子
相关博文
  • 热度 1
    2023-9-28 09:29
    1009 次阅读|
    0 个评论
    使用适合的开放式 RAN 加速方法将直接提升网络设施的盈利机会 作者:张炜博士,比科奇微电子(杭州)有限公司业务拓展总监 随着开放式 RAN 市场的不断成熟和发展,关于内联( in-line )加速还是旁路( look-aside )加速更适合物理层处理的争论也越来越激烈。 这两种方法的主要区别在于,在旁路加速中,只有特定的部分功能被安置在加速卡上,数据需要从 CPU 发送到加速卡,然后再返回到 CPU 中;而在内联加速中,部分或全部数据流都通过加速器直接发送。 比科奇总裁 Peter Claydon 参与了这场讨论并表示,比科奇和业界许多相关公司都倾向于使用内联加速,因为它能为开放式 RAN 系统的性能提升和功耗降低带来积极的推动力。 Claydon 认为,内联加速是物理层处理的最佳选择。在 4 月 25 日于伦敦举行的 RCR Live - Telco Reinvention 活动期间, Claydon 接受了 RCR Wireless News 的采访,表示: “ 存在两个阵营:一个阵营是英特尔,另一个阵营基本上由其他所有公司组成,包括比科奇、高通、 Marvell 和英伟达。英特尔希望在他们的处理器上实现尽可能多的物理层( PHY )即 Layer 1 功能。事实上,英特尔为开放式 RAN 设计了在指令集处理过程中具有特定加速功能的处理器。他们还推出了一款全新的处理器,在同一封装上集成了多个芯片,并在其中集成了物理层加速功能。” Claydon 补充说道:“但英特尔的问题是,无法在软件和处理器上实现所有的物理层功能,因此他们想要采用这种旁路加速模式。其他公司则在自己的芯片上设计实现了整个物理层处理。这是完全不同的事情,没有一个是在 x86 处理器上实现的。” “英特尔一开始就说,因为它是标准硬件,所以会更便宜,但他们忽略了这样一个事实,那就是芯片面积的大小控制着成本和功耗,芯片的成本基本上是每平方英里 2,000 亿美元。因此,如果芯片面积越大,成本就越高,而英特尔的芯片是非常大的,你完全可以在更小的芯片上实现相同的功能,这样你就可以降低成本,并减少功耗。在开放式 RAN 的早期,这些优化的芯片并不存在。现在已经有很多公司的内联加速芯片可供选择,所以平衡已经发生了改变。” Claydon 补充道。 根据比科奇从原始设备制造商( OEM )及其运营商客户那里得到的反馈, Claydon 说:“每个人都会倾向于内联加速。” 当被问及需要采取什么措施才能让运营商恢复增长和盈利时, Claydon 指出,这一过程将需要很长时间,而开放式 RAN 将在这一过程中发挥积极作用。“我认为开放式 RAN 是其中的一个要素。从比科奇作为供应商的角度来看,我认为这将为更多的参与者打开市场。他们将拥有不同类型的设备组合,更多的组合匹配,这将帮助他们提高网络性能并降低成本。”
  • 热度 5
    2023-7-25 10:19
    292 次阅读|
    0 个评论
    一文看懂TSV技术
    从 HBM 存储器到 3D NAND 芯片,再到 CoWoS , 硬件市场上有许多芯片是用英文称为 TSV 构建的, TSV 是首字母缩写,意为“通过硅通孔”并翻译为 via 硅的事实,它们垂直地穿过的芯片和允许在它们之间垂直互通。在本文中,我们将告诉您它们是什么,它们如何工作以及它们的用途。 在 2000 年的第一个月, Santa Clara University 的 Sergey Savastiou 教授在 Solid State Technology 期刊上发表了一篇名叫《 Moore ’ s Law – the Z dimension 》的文章。这篇文章最后一章的标题是 Through-Silicon Vias ,这是 Through-Silicon Via 这个名词首次在世界上亮相。这篇文章发表的时间点似乎也预示着在新的千禧年里, TSV 注定将迎来它不凡的表演。 TSV 示意图 TSV ,是英文 Through-Silicon Via 的缩写,即是穿过硅基板的垂直电互连。 如果说 Wire bonding (引线键合)和 Flip-Chip (倒装焊)的 Bumping (凸点)提供了芯片对外部的电互连, RDL( 再布线 ) 提供了芯片内部水平方向的电互连,那么 TSV 则提供了硅片内部垂直方向的电互连。 作为唯一的垂直电互连技术, TSV 是半导体先进封装最核心的技术之一。 90 年代中期,半导体行业发生一件大事: IBM 用铜电镀大马士革工艺全面替代的溅射铝作为集成电路中晶体管互连。这样电镀铜在半导体行业便开始成为标准工艺,这让电镀铜用于 TSV 的微孔金属化填充更加顺理成章。 至此, 现代 TSV 的两项核心技术:深硅刻蚀和电镀都出现了。 TSV 不仅赋予了芯片纵向维度的集成能力,而且它具有最短的电传输路径以及优异的抗干扰性能。随着摩尔定律慢慢走到尽头,半导体器件的微型化也越来越依赖于集成 TSV 的先进封装。 TSV 对于像 CMOS Image Sensor(CIS , CMOS 图像传感器 ) , High Bandwidth Memory(HBM) 以及 Silicon interposer( 硅转接板 ) 都极其重要。因为存在感光面的缘故, CIS 芯片的电信号必须从背部引出, TSV 因此成为其必不可少的电互连结构。 HBM 是基于多层堆叠的存储芯片,如今 HBM 已经可以实现 12 层的堆叠, 16 层以上更多层的堆叠相信在不久的将来也会实现,当然这一切都离不开 TSV 的互连。而 Silicon interposer 可以将多种芯片,像 CPU, memory, ASIC 等集成到一个封装模块的关键组件,它的垂直互连同样需要 TSV 。事实上,法国的 Yole development 咨询公司曾做过一项研究发现 TSV 几乎可以应用于任何芯片的封装以及任何类型的先进封装,包括 LED, MEMS 等。 正是因为 TSV 的重要性,各大 Foundry 和 OSTA 公司也不断投入 TSV 技术的研发。这阶段的研发重点是如何保证电镀沉积主要发生在 TSV 孔内而不是硅片表面。如果不采取任何措施,电镀时硅表面金属沉积的速度会远快于 TSV 孔内。这个问题目前的解决方法是在电镀液中添加抑制剂和加速剂,分别抑制硅片表面的金属沉积并加速 TSV 孔内的沉积。为了获得完美的填充效果和足够高的良率,各大 Foundry 和 OSTA 公司都做了大量研究以获得最佳的电镀的参数,例如电流,温度,硅片的与电极的相对位置,添加剂的浓度等。各大半导体设备公司也开始针对 TSV 的电镀推出专用的半导体设备。 在硬件世界中,经常用与速度有关的术语来谈论它,即是否是内存的带宽,处理器的时钟周期,处理器每秒执行某种类型的计算的次数等等,但是我们很少问自己这些芯片如何相互通信以及这是否重要。 在本文中,我们将讨论一种称为 TSV 的技术,该技术可用于相互通信的芯片。 什么是硅或 TSV 通路? 如果我们看大多数主板,可以看到两件事:第一,芯片之间的大多数连接都是水平的,这意味着板上发送芯片间信号的路径是水平通信的。 PCB 然后是 CPU 的情况,这些 CPU 放置在我们称为插座的插入器的顶部,并且处理器在这些插入器上垂直连接。 SocketCPU 但是通常,在 99 %的时间中,我们观察到通常没有相互垂直连接的芯片,尽管事实上芯片和处理器的设计朝着这个方向发展,并且市场上已经有这种类型的示例。但是,如何使两个或更多芯片垂直互连? TSV 好吧,正是通过所谓的硅通道来完成的,硅通道垂直穿过组成堆栈的同一芯片的不同芯片或不同层,这就是为什么它们被称为 “通过”硅通道,因为它们实际上是通过的。 使用 TSV 的应用和优势 TSV 的应用之一是,它允许将由不同部分组成的复杂处理器分离在几个不同的芯片上,并具有以下附加优点:垂直连接允许更多数量的连接,这有助于实现更大的带宽,而无需额外的带宽。很高的时钟频率会增加数据传输期间的功耗。 例如,在将来,我们将看到 CPU 和 GPU 的最后一级缓存将不在芯片上,它们具有相同的带宽,但存储容量却是原来的几倍,这将大大提高性能。我们也有使用 FSV 来通信 Lakefield SoC 的两个部分的 Intel Foveros 示例,即带有系统 I / O 所在的基本芯片的计算芯片。 LakefieldFoveros 将处理器划分为不同部分的原因是,随着芯片的变大,电路中错误的可能性越来越大,因此没有故障的优质芯片的数量会增加。他们可以使用的更少,而那些做得好的人必须支付失败者的费用;这意味着从理论上减小芯片的尺寸会降低总体成本,尽管稍后我们将看到情况并非完全如此。 HBM-vs-GDDR 第二个应用程序与占用的空间有关;能够垂直堆叠多个芯片的事实大大减少了它们占用的面积,因为它们不会散布在板上,其中最著名的示例是将 HBM 内存用作某些图形处理器的 VRAM ,但是我们还有其他示例,例如三星的 V-NAND 存储器,将多个 NAND 闪存芯片彼此堆叠。 3DNAND 其他鲜为人知的选择是逻辑和内存的组合,其中内存位于处理器的顶部,最著名的示例是宽 I / O 内存,这是几年前出现在智能手机中的一种内存,包括 SoC 顶部的存储器通过硅互连。 2022 年 3 月 9 号,苹果公司推出的 M1 ULTRA 处理器,这款性能爆表的处理器中,多个 CPU 使用带 TSV 的 Silicon interposer 进行集成的。如今,无论是 AI/AR/VR 中用到的传感器,图像传感器,堆叠存储芯片以及高性能处理器,都越来越离不开 TSV 。 TSV, 这项并不为人熟知的技术,正在硬件的底层深深的影响着人类的生产生活方式。 半个多世纪前的那个秋天,肖特基那个在硅片上打孔的想法最终将人类带入了人工智能的时代。 关注公众号“优特美尔商城”,获取更多电子元器件知识、电路讲解、型号资料、电子资讯,欢迎留言讨论。
  • 热度 5
    2023-7-6 16:26
    364 次阅读|
    0 个评论
    面向物联网设计的顶级MCU
    随着物联网设备在各行各业不断普及,芯片制造商需要跟上各种不断变化的需求,例如更高的性能、更多的功能、更高的安全性和更好的软件工具。他们还需要跟上新兴标准并提供更大的灵活性,而使设计人员能够为其物联网设计选择最佳的处理器。 那么,开发人员在选择处理器时最看重什么 ? 在 AspenCore 旗下 embedded 网站 2023 年嵌入式调查中,我们发现有几个要求在处理器选择标准列表中名列前茅:芯片性能 (85%) 、片上 I/O 或外设 (85%) 、软件开发工具 (85%) 和调试支持 (81%) 。 调查还发现, 47% 的受访者选择了与他们之前项目中所使用的不同的处理器。这一转换的主要原因包括:更好的功能 (40%) 、更好的未来增长路径 / 路线图 (27%) 、以前的处理器不再可用 (23%) 、以前的处理器太慢 (18%) 以及新处理器具有更好的软件开发工具 (18%) 。 本文将以微控制器 (MCU) 为主,辅以微处理器 (MPU) 和片上系统 (SoC) ,介绍一些可满足上述标准的针对物联网应用的最新处理器示例。 让我们从支持 Matter 的器件开始。由连接标准联盟 (CSA) 开发的 Matter 标准,使所有设备都能够在智能家居应用中实现无缝、安全的通信。 恩智浦半导体 (NXP) 凭借两款新的无线 MCU ,扩展了其支持 Matter 的智能家居设备解决方案组合。 RW612 和 K32W148 这两款无线 MCU 结合了先进的边缘处理能力和集成的安全性,以便精简开发、简化物联网设计并降低支持 Matter 的智能家居设备的成本。这两款器件现在都在提供样品。 据 NXP 称, RW612 是业界首款安全的三射频无线 MCU 。 RW612 集成了 i.MX RT 跨界 MCU ,通过支持 Matter 标准简化了设计。无线 MCU 具有对 Wi-Fi 6 、蓝牙低功耗 (BLE) 5.3 和 IEEE 802.15.4 的并发多协议支持,并支持 Thread 或 Zigbee 。智能家居应用包括恒温器、车库开门器、门锁、 IP 摄像头、扫地机器人和智能家电。 利用 EdgeVerse i.MX RT 跨界 MCU 系列所集成的三射频和先进边缘处理功能, RW612 具有带 TrustZone-M 的 Arm Cortex-M33 MCU 子系统。无线 MCU 还包括片上 SRAM 和高性能可配置外设,包括以太网、 LCD 控制器和五个 FlexComm 模块,以支持各种串行协议。 RW612 由统一的 MCUXpresso 开发环境支持,以便缩短上市时间。 此外, K32W148 多协议无线 MCU 采用三核架构,具有先进的处理能力,并可支持跨 Thread 、 BLE 5.3 和 Zigbee 的多种协议,因而适用于智能插头、智能照明和低功耗智能设备和传感器等设备。恩智浦表示,多协议支持实现了成本降低,并通过单一天线配置简化了天线设计。 K32W148 包括双 PAN 功能,可简化 Thread 和 Zigbee 等多种 IEEE 802.15.4 网络的共存。该无线 MCU 的主 Arm Cortex-M33 内核和内存采用独立的射频和安全执行环境构建,可满足客户的应用需求。与 RW612 一样,它也提供统一的 MCUXpresso 开发环境支持。 这两款无线 MCU 都是恩智浦 EdgeLock Assurance 计划的一部分,这是一种设计安全的方法,包括防止远程和本地软件攻击。它支持安全启动、安全调试和安全无线 (OTA) 固件更新,并具有不可变的信任根 (RoT) 、硬件加速加密和生命周期管理。 它们还与 EdgeLock SE05x 安全元件和 EdgeLock A5000 安全验证器配合使用。这些具有可选预注入密钥和证书的分立式安全元件,提供了经 EAL6+ 通用标准认证的交钥匙插件解决方案,可提供额外的防篡改能力并支持额外的安全用例 ( 例如设备完整性保护或安全超宽带范围 ) ,恩智浦表示。这两款器件还支持 NXP EdgeLock 2GO 服务,进而即可提供从制造到设备生命周期的设备凭证的配置和管理。 图 1 : NXP 的 RW612 和 K32W148 无线 MCU 以 Matter 智能家居设备为目标。 ( 图片来源:恩智浦半导体 ) Microchip 公司的 PIC32CX-BZ2 无线 MCU 系列,也针对家用电器、智能照明和智能门锁等智能家居应用,以及包括 HVAC 传感器和控制以及电机控制在内的工业自动化,该 MCU 系列具有 BLE 、 Zigbee 和 OTA 更新能力。它还提供了卓越的模拟性能和完整的设计支持。 PIC32CX-BZ2 器件作为首个基于 Arm Cortex-M4F 的 PIC MCU 系列产品,它还包括 SoC 器件以及经全球监管认证的 RF 就绪模块。其主要功能包括一个 12 位模数转换器 (ADC) 、多个用于控制通道的定时器 / 计数器、一个板载加密引擎,以及一组用于触摸、 CAN 、传感器、显示器和其他外设的广泛接口。 该系列还提供 1MB 闪存,支持大型应用程序代码、多协议无线堆栈和 OTA 更新。其封装符合 AEC-Q100 1 级 (125 ℃ ) 标准。 对于设计支持, Microchip 提供了 MPLAB Harmony 32 位嵌入式软件开发框架。 MPLAB Harmony v3 框架包括各种工具和一个由调试器、编程器、虚拟嗅探器和编译器组成的生态系统。其他支持包括 GitHub 演示应用和文档以及无线设计检查服务,以帮助完成应用的开发过程。 其中一个工具是 MPLAB 代码配置器,它使开发人员能够使用拖放式自动代码生成功能,快速开始使用 PIC32CX-BZ2 系列进行原型设计。各种应用代码示例托管在 GitHub 上,并通过 MPLAB 代码配置器和 MPLAB Discover 进行链接。 为了简化射频设计, Microchip 还为几乎没有射频专业知识的客户提供预认证的 WBZ451 模块。 WBZ451PE-I 和 WBZ451UE-I 两款模块分别带有板载 PCB 天线和用于外部天线的 U.FL 连接器。 PIC32CX1012BZ25048-I 和 PIC32CX1012BZ25048-E 两款 SoC 现已上市,二者采用 7 × 7mm 48 引脚四方扁平无引线 (QFN) 封装形式进行封装。它们由 PIC32CX-BZ2 和 WBZ451 Curiosity 开发板 ( 部件号: EV96B94A) 提供支持。 图 2 : Microchip 面向智能家居应用的 PIC32CX-BZ2 系列。 ( 图片来源: Microchip) 另一个为物联网设备量身定制的无线 MCU 系列,是意法半导体 (ST) 具有 SESIP3 安全性的 STM32WBA52 无线 MCU 。 STM32WBA52 提供了许多 STM32 开发人员所熟悉的外设。它们还具有 BLE 5.3 连接功能,具有超低功耗模式和高级安全性。 ST 表示,这些器件专为希望增加无线功能、降低功耗、改善网络保护和增强边缘处理能力的物联网设备开发人员而设计。目标应用包括智能家居、工业照明、传感器、电气开关、网关和便携式医疗设备。 新器件以 ST 的超低功耗 STM32WB MCU 为基础,具有更高的性能,其 Arm Cortex-M33 内核运行频率为 100MHz ,可提供额外的计算能力和先进的 STM32 外设。它最多可以支持 20 个同时连接。 其他特性包括射频输出功率为 10dBm 的集成超低功耗射频,从而能够以高达 2Mbps 的数据速率实现可靠的长距离通信,以及具有有源射频通信的深度待机低功耗模式,从而可实现整体功耗降低和电池节省。 节能技术 ( 与 STM32U5 MCU 共有 ) 包括 ST 的低功耗 DMA 和具有快速唤醒时间的灵活节能状态。据 ST 称,这些功能可以将 MCU 功耗降低多达 90% 。 集成外设包括一个 12 位 ADC ,具有过采样功能,可提高精度,并在内部闪存和 RAM 上提供误差校正码 (ECC) 功能,以增强数据完整性和安全性。它还包括 1MB 闪存,用于存储用户应用程序和协议栈。 改进的安全性包括基于安全隔离、内存保护和篡改保护的 PSA 安全程序,以及采用 Arm TrustZone 架构的 Cortex-M33 。该平台为 Arm Cortex-M (TF-M) 提供了基于可信固件的安全软件解决方案。 TF-M 符合行业标准 PSA 认证安全框架,具有 PSA 不可变 RoT ,包括安全启动和安全固件更新、加密、安全存储和运行时证明, ST 表示。 它还包括嵌入式抗侧信道对称和非对称加密加速器,并且密钥保护采用硬件唯一密钥安全过程实现。 STM32WBA52 产品线以 Arm PSA Certified Level 3 和 SESIP3 物联网安全标准为目标, ST 表示。 开发人员能获得的另一个好处是 STM32Cube 生态系统,这简化了从现有 STM32WB 和通用 STM32 MCU 的迁移,并加速了应用开发和验证。它具有,嵌入了经过认证的 BLE 5.3 协议栈,并基于 STM32WB 系列的现有配置文件构建。它还包括 STM32CubeMX 外设配置器和代码生成器、射频性能测试器和用于 AI 的 STM32Cube.AI 桌面版本和云版本等工具。 采用 UFQFPN48 封装的样品现已上市。专用的 Nucleo 原型开发板 NUCLEO-WBA52CG 将面向 STM32WBA52 供货。此外, STM32WBA52 MCU 将包含在 ST 的 10 年产品寿命计划中。 图 3 : ST 的 STM32WBA52 无线 MCU 。 ( 图片来源: ST) ST 还扩展其 STM32U5 系列,提高了物联网和嵌入式应用的性能和能效。这些器件也是首批获得美国国家标准与技术研究院 (NIST) 嵌入式随机数熵源认证的通用 MCU ,该公司表示。 新器件面向需要更高功能、更好图形、更快性能和使用更小电池或能量收集实现更长运行时间的应用。它们可用于环境传感器、工业执行器、楼宇自动化、智能家电、可穿戴设备和电动汽车控制等嵌入式应用,特别是在偏远和难以到达的地方, ST 表示。 新的 MCU 将代码和数据存储范围扩展到 128KB 闪存,适用于成本敏感型应用,并为复杂应用和类似智能手机的用户界面添加了高密度版本。一个示例是具有 4MB 闪存和 2.5MB SRAM 的 STM32U59x/5Ax ,它提供了所有 STM32 MCU 中最大的片上存储器。 “大型片上存储器节省了额外的分立存储器芯片,否则就会增加功耗、物料清单成本和 PCB 尺寸。” ST 表示。 这些器件还集成了专有的节能功能,包括自主外设和 ST 的低功耗后台自主模式。 该系列中的某些器件提供了 2.5D 图形加速器。据该公司称,带有 ST 先进的 NeoChrom 片上图形处理单元的版本,可以运行以前只有昂贵的基于 MPU 的系统才能运行的复杂图形用户界面。 在安全性方面, MCU 集成了用于高级 AES 算法的密码加速器,支持公钥架构并能抵抗物理攻击。此外,用于闪存和 SRAM 存储器的 ECC 可防止损坏,从而增强网络保护和安全性, ST 表示。 与其他 STM32 MCU 一样,这些器件基于行业标准的 Arm Cortex-M 嵌入式 CPU 内核。新器件采用了最新一代的 Cortex-M33 ,可提供更高的性能、更高的能效并能增强对在线和硬件攻击的抵抗力。它们还利用了和 STM32Cube.AI 开发生态系统,以及其他资源,例如新的 NUCLEO-U545RE 和 NUCLEO-U5A5ZJ 开发板,以及。新的 STM32U5 器件计划于 2023 年第二季度开始量产。 瑞萨电子 (Renesas) 提供了多个系列的 RA MCU —— RA6 、 RA4 、 RA2 和即将推出的基于 Arm Cortex-M85 的系列——用于一系列物联网应用,包括家用电器、医疗保健、计量以及工业和楼宇自动化。 RA 系列 MCU 中的最新器件,以小型封装提供了高性能、高能效和安全性。该公司扩展了其 32 位 RA MCU 系列,新增了两个基于 Arm Cortex-M33 内核和 Arm TrustZone 技术的入门级产品系列。 新的 100MHz RA4E2 系列和 200MHz RA6E2 系列,提供了 128KB 和 256KB 闪存选项和 40KB SRAM ,以及许多连接选项,例如片上 CAN FD 、 USB 、 QSPI 、 SSI 和 I3C 接口。它们为 RA 系列的其他成员提供了升级路径,并且由于其在小尺寸封装中提供了高性能,因而适用于传感、游戏、可穿戴设备和电器等一系列应用。 瑞萨电子表示, RA4E2 和 RA6E2 是性价比最高的集成 CAN FD 的 RA 器件,并提供了 4 × 4mm 36 引脚 BGA 和 5 × 5mm 32 引脚 QFN 两种封装。它们还提供了低功耗以实现节能。 RA4E2 系列采用了 100MHz Arm Cortex-M33 CPU 内核,包括五种不同的选项,从 32 引脚到 64 引脚封装,小至 4 × 4mm ,以及 128kB 闪存和 40kB SRAM 。以 100MHz 从闪存执行时的功耗为 82µA/MHz 。扩展工作温度范围为– 40 ℃至 105 ℃。其他功能包括内部振荡器、高级模拟、低压检测和内部复位功能,以及大量 GPIO 和通信选项,包括 USB 2.0 全速设备、 SCI 、 SPI 、 I3C 、 HDMI CEC 、 SSI 和 CAN FD 。 RA6E2 系列 MCU 具有 200MHz Arm Cortex-M33 CPU 内核。该系列包括 10 个器件,与 RA4E2 类似,提供了从 32 引脚到 64 引脚封装的选项,小至 4 × 4mm , 128kB 到 256kB 闪存和 40kB SRAM 。它们提供了广泛的外设,包括集成定时器、高级模拟和连接选项,包括 USB 2.0 全速设备、 SCI 、 SPI 、 I3C 、 HDMI CEC 、 SSI 、 QSPI 和 CAN FD 。以 200MHz 从闪存执行时的功耗为 80µA/MHz 。 所有 RA 器件均由 Renesas 灵活软件包 (FSP) 提供支持,其中包括驱动程序和中间件,以便更轻松地实施通信并改进外设的功能。通过使用 FSP ,设计人员还可以访问完整的 Arm 生态系统以及 所有新的 RA4E2 和 RA6E2 MCU 以及单独的评估套件和快速原型开发板现已上市。 Renesas 的合作伙伴网络以获取各种工具。 瑞萨电子最近还推出了基于其 Quick-Connect IoT 的全新在线云物联网系统设计平台,这是一个标准化硬件平台,具有 PMOD 、 Arduino 和 MIKROE 等行业标准接口。借助新的 Quick-Connect Studio ,工程师可以同时开发硬件和软件,因此使他们能够以图形方式构建硬件和软件。这使工程师能够快速验证原型并加速产品开发,并且通过使他们能够立即构建软件,这也使他们能够更快地重新配置和测试产品,瑞萨表示。 关注公众号“优特美尔商城”,获取更多电子元器件知识、电路讲解、型号资料、电子资讯,欢迎留言讨论。
  • 热度 4
    2023-6-26 00:16
    383 次阅读|
    0 个评论
    基于形式的高效 RISC-V 处理器验证方法 RISC-V的开放性允许定制和扩展基于 RISC-V 内核的架构和微架构,以满足特定需求。这种对设计自由的渴望也正在将验证部分的职责转移到不断壮大的开发人员社群。然而,随着越来越多的企业和开发人员转型RISC-V,大家才发现处理器验证绝非易事。新标准由于其新颖和灵活性而带来的新功能会在无意中产生规范和设计漏洞,因此处理器验证是处理器开发过程中一项非常重要的环节。 RISC-V的开放性允许定制和扩展基于 RISC-V 内核的架构和微架构,以满足特定需求。这种对设计自由的渴望也正在将验证部分的职责转移到不断壮大的开发人员社群。然而,随着越来越多的企业和开发人员转型RISC-V,大家才发现处理器验证绝非易事。新标准由于其新颖和灵活性而带来的新功能会在无意中产生规范和设计漏洞,因此处理器验证是处理器开发过程中一项非常重要的环节。 在复杂性一般的RISC-V 处理器内核的开发过程中,会发现数百甚至数千个漏洞。当引入更多高级特性的时候,也会引入复杂程度各不相同的新漏洞。而某些类型的漏洞过于复杂,导致在仿真环节都无法找到它们。因此必须通过添加形式验证来赋能 RTL 验证方法。从极端漏洞到隐匿式漏洞,形式验证能够让您在合理的处理时间内详尽地探索所有状态。 在本文中,我们将介绍一个基于形式验证的、易于调动的 RISC-V 处理器验证程序。与 RISC-V ISA 黄金模型和 RISC-V 合规性自动生成的检查一起,展示了如何有效地定位那些无法进行仿真的漏洞。通过为每条指令提供一组专用的断言模板来实现高度自动化,不再需要手动设计,从而提高了形式验证团队的工作效率。 1、基于先进内核的处理器开发 嵌入式系统的应用越来越广泛,同时对处理器的性能、功耗和面积(PPA)要求越来越高,因此我们将这样的产业和技术背景下用实际案例来分析处理器的验证。Codasip L31 是一款用于 微控制器 应用的 32 位中端嵌入式 RISC-V 处理器内核。作为一款多功能、低功耗、通用型的 CPU ,它实现了性能和功耗的理想平衡。从物联网设备到工业和汽车控制,或作为大型系统中的深度嵌入式内核,L31可在一个非常小巧紧凑的硅片面积中实现本地处理能力。L31是通过 Codasip Studio 使用 CodAL 语言设计而成,该内核完全可定制,包括经典的扩展和特性,以及实现这些扩展和特性所需的高效和彻底的验证。 图1 Codasip L31处理器内核架构图解(来源:Codasip) 表 1 Codasip L31内核展示了RISC-V处理器的优异特性 特性 描述 指令集架构 (ISA) RV32 I/M/C/F/B 流水线 3级顺序流水线 分支预测器 可选,优化过的单线程性能 并行乘法器 并行实现,单周期乘法 序列 除法器 顺序执行 内存保护 ●具有 2/4/8/16 个区域的可选 MPU ●具有 2/4/8/16 个区域的物理内存属性 机器和用户权限模式 紧耦合存储器 (TCM) ●指令和数据TCM ●可定制大小高达2MB A HB -Lite TCM 辅助端口 接口 用于获取和数据的 32 位 AHB-Lite 接口(带缓存的 AXI-Lite) 浮点单元 (FPU) 可选,单精度 调试 ●标准 RISC-V 调试 ●2/4 JTAG ●2-8 个断点和观察点 ●系统总线接入 中断 ●中断控制器 ●标准 RISC-V CLI NT 执行 ●多达 128 个中断 ●WFI(等待中断) ●NMI(不可屏蔽中断) 2创建最优的RISC-V处理器验证方法 处理器验证需要制定合适的策略、勤勉的工作流程和完整性,而方兴未艾的、更加灵活的RISC-V处理器开发则需要针对自己处理器功能设置做详尽的验证规划;也需要参考一些内核供应商的内外部因素,比如该供应商自己的 开发工具 体现和外部开发工具伙伴,以及同系、同款或者同厂内核的出货量等。 验证处理器意味着需要考虑诸多不确定性。最终产品将运行什么软件?用例是什么?可能发生哪些异步事件?这些未知数意味着较大的验证范围。然而,覆盖整个处理器状态空间是无法实现的,这也不是Codasip这样的 领先 内核供应商的目标。 在确保处理器品质的同时,充分利用时间和资源才是处理器验证的正解。明智的处理器验证意味着在产品开发过程中尽早并高效地发现相关漏洞。在顶层方面,Codasip提供了多种创新的验证路径,其验证方法基于以下内容: 验证是在处理器开发期间与设计团队合作完成的。 验证是所有行业标准技术的组合。使用多种技术可以让您最大限度地发挥每一种技术的潜力,并有效地覆盖尽可能多的极端情况。 验证需持续进行。有效的办法是运用随着处理器复杂程度而不断发展的技术组合。 在验证L31内核时,我们的想法是让仿真和形式验证相辅相成。 2.1仿真的优势和目的 仿真实际上不可或缺,它允许我们在两个级别上进行验证设计: 顶层仿真(Top-level),主要是为了确保设计在最常见的情况下符合其规范(CPU 的 ISA)。 块级仿真(Block-level),以确保微架构按照预期设计。然而,很难将这些检查与顶层架构规范联系起来,因为这通常依赖于定向随机测试生成,因此能够应付棘手和不寻常的情况。 顶层仿真通常不像块级仿真那样特意强调设计。因此,它可以实现针对 ISA 的设计的整体验证。 2.2形式验证的优势和目的 形式验证使用数学技术对以断言形式编写的问题提供有关设计的明确答案。 形式验证工具对断言和设计的组合进行详尽的分析。不需要指定任何刺激,除了指定一些非正常情况以避免假漏洞。该验证工具可以提供详尽的“已证实”答案或“失败”答案,同时生成显示刺激的波形,证明断言是错误的。在大型和复杂的设计中,工具有时只能提供有限的证明,这意味着从重置到特定数量的周期都不存在漏洞场景。买电子元器件现货上唯样商城。同时也存在不同的技术方法来增加该周期循环次数,或获得“已证明”或“失败”的答案。 形式验证用于以下情况: 为完整的验证一个模块,潜在地消除了任何仿真的需要。由于形式验证的计算复杂性,形式化验收(sign-off)仅限于小模块。 除了仿真之外,还要验证一个模块,即使是个大模块,因为形式验证能够在极端情况下找到漏洞,而随机仿真只能“靠运气”找到,而且概率非常低。 处理一些仿真不充分的验证任务,例如时钟门控、X态传播(X-propagation)、数据增量处理(C DC )、等价性检查等。 帮助调查缺少调试信息的已知漏洞,并确定潜在的设计修复。 对漏洞进行分类和识别,以便通过形式验证来学习和改进测试平台/仿真。 为了潜在地帮助仿真,填充覆盖范围中的漏洞。 3解决方案:一种基于形式验证的高效的 RISC-V 处理器验证方法 为了获得一种高效的RISC-V处理器验证方法,我们决定以采用西门子EDA 处理器验证APP来高效验证Codasip L31 RISC-V 内核为例,来进行详尽的说明。该工具的目标是确保 RTL 级别的处理器设计正确且详尽地实现指令集架构 (ISA)规范,而本文希望介绍的是一种端到端的解决方案 1.该工具从一个顶层并有效的“黄金模型”中生成以下: 在 Verilog 语言中,ISA 的单周期执行模型。 一组断言,用于检查待测试模块 (DUT)和模型 (M)在架构级别的功能是否相同。 注意:这并没有进行任何正式等价性检查。 2.当在 DUT 中获取新指令 (I)时,会捕获架构状态 (DUT-init)。 3.该指令在流水线中运行。 4.捕获另一个架构状态(DUT-final)。 5.M 被输入 DUT-init 和 I,并计算出一个新的 M-final 状态。 6.断言检查 M-final 和 DUT-final 中的资源是否具有相同的值。 图 2 3 级 L31 内核的端到端验证流程(当验证指令 I 既没有停止也没有清除缓存数据时) 这种端到端的验证方法可以在比整个CPU 更小、更简单的模块(例如数据缓存)上合理实现。可以在缓存上写入端到端断言,以验证写入特定地址的数据是否从同一地址正确读取。这使用了众所周知的形式验证技术,例如记分牌算法。 然而,对于 CPU来说,手动编写这样的断言是不可行的。它需要指定每条指令的语义,并与所有执行模式交叉。这通常根本不可能实现。 CPU 的形式验证被分成更小的部分,但是仍然无法验证所有部分是否正确执行了 ISA。 使用建议的方法意味着能够立即验证完整的 L31 内核,而无需编写任何复杂的断言。如上所述,黄金模型和检查断言是自动生成的。 这种方法同时具有高度可配置性和自动化性,特别是对于 RISC-V CPU,例如 L31: 用户可以指定设计执行的顶层 RISC-V 参数和扩展。 该工具能够自动从设计中提取数据,例如将架构寄存器与实际每秒浮点运算次数相关联。 该工具允许添加自定义,例如用来验证的新指令(具有为用户“扩展”黄金模型的能力)。 最后,黄金模型不是由Codasip开发的(除了一些自定义部分),这一事实提供了额外的保证,这从验证独立性的角度来看很重要。 本文摘录于《基于形式的高效 RISC-V 处理器验证方法 – 形式化验证》白皮书,出版人为总部位于欧洲的全球领先RISC-V供应商和处理器解决方案领导者,该公司的处理器IP目前已部署在数十亿颗芯片中。Codasip通过开放的RISC-V ISA、Codasip Studio处理器设计自动化工具与高品质的处理器IP相结合,为客户提供定制计算。这种创新方法能够轻松实现定制和差异化设计,从而开发出高性能的、改变游戏规则的产品,实现真正意义上的转型。
  • 热度 7
    2023-2-27 14:05
    366 次阅读|
    0 个评论
    万亿市场,半导体厂商又一新机遇!
      【哔哥哔特导读】从车企花式降价看半导体厂商新机遇!   前有特斯拉一夜间价格回调30万,后有蔚来提出“优惠政策补贴”。最近,新能源汽车企业都在花式降价,补贴、限时优惠等降价活动频繁举行。据记者统计,多家车企都实施了降价措施。      数据:媒体公开数据 半导体器件应用制图   新能源汽车这波花式降价对于上游芯片企业会产生一定影响。按照 IC Insights的数据显示,2021年国内汽车芯片的自给率只有5%左右。车规领域芯片依赖进口芯片是国产芯片一直存在的难题。车规级芯片上车必须通过严格的认证标准,车规级芯片要达到的温控区间为-40℃-175℃,比消费类芯片要求的0℃-125℃还要严苛。另外,车规级芯片还要保证稳定的供货周期,要保证有十年的稳定的供应并且保证十五年之内芯片不会出现任何问题。车规级芯片的高门槛和产品的漫长的认证周期形成了行业的壁垒。国内车规芯片通过认证的寥寥无几,这也造成车规芯片被国外芯片垄断的局面。      据了解,车规级IGBT开始的比较早的企业有斯达半导、比亚迪半导体、闻泰科技等等。斯达半导,上车车规级芯片当中,IGBT算是本土企业最早取得突破的一个大类。根据Omdia统计报告,斯达半导2020年度IGBT模块的全球市场份额占有率国际排名第6位,在中国企业中排名位居首位,成为国内汽车级IGBT模块的主要供应商。   有关数据显示,2020年,斯达半导生产的汽车级IGBT模块合计配套20万套新能源汽车,市占率进一步提升达15%。根据2021年年报,斯达半导应用于电机控制器的车规级IGBT模块持续放量,合计配套超过60万辆新能源汽车,市占率持续上升。不过即使这样,斯达半导在全球IGBT模块市场中市场占有率仅占2.5%。   车规级MCU方面,国内车规级MCU芯片大企有比亚迪半导体,国民技术、兆易创新、杰发科技、芯海科技、凌鸥创芯等等。   比如在技术突破上,凌鸥创芯LSK45系列MCU作为面向电机控制应用的专用处理器,集成FPU和DSP,主频高达192MHz,配备双电机驱动接口和丰富外设资源,支持同时驱动双电机+PFC。   依照目前新能源汽车降价的趋势,对于掌握低成本、高稳定、高效率的上游芯片无疑是提升市占率的机会。国产车规级芯片企业要坚持长期投入,加大研发投入,弥补制造短板,在技术提升和品质保障前提下降低成本,以此鼓励市场多用国货,国产替代才能在市场上获得更大突破。   本文为哔哥哔特资讯原创文章,如需转载请在文前注明来源 搜索 复制
相关资源