tag 标签: 处理器

相关博文
  • 热度 1
    2022-6-15 13:01
    343 次阅读|
    0 个评论
    IAR Systems支持全新Arm Cortex-M85处理器
    IAR Embedded Workbench for Arm 支持全新 Arm Cortex-M85 处理器,帮助开发者为未来的物联网、智能家居和 AI/ML 应用创建强大的嵌入式开发解决方案 瑞典乌普萨拉, 2022 年 6 月 13 日 —— 嵌入式开发软件和服务的全球领导者 IAR Systems 今天宣布推出完整开发工具链 IAR Embedded Workbench for Arm 的最新 9.30 版本,支持最新推出的高性能 Arm Cortex-M85 处理器。 图: IAREmbeddedWorkbench_9.30_screenshot Arm 公司物联网和嵌入式事业部副总裁 Mohamed Awad 表示: “ 要想在多样化且不断增长的物联网和嵌入式市场中进行创新并取得成功,开发者需要一个强大的软件和工具生态系统。 Arm 最高性能的 Cortex-M 处理器现在可以在 Arm 虚拟硬件上使用,结合 IAR Systems 最新工具包等产品,我们简化并加速了开发周期。 ” IAR Systems 首席技术官 Anders Holmberg IAR Systems 首席技术官 Anders Holmberg 说道: “ 得益于与 Arm 的紧密合作,我们能够帮助客户率先采用全新 Cortex-M85 处理器的技术,为未来开发带有 AI/ML 的嵌入式应用,创造令人兴奋的设计。最新版本的 IAR Embedded Workbench for Arm 工具再次兑现了我们的长期承诺:不断支持生态系统和我们客户的发展,既有满足他们当前需求的工具,也提供他们未来需要的解决方案。 ” IAR Embedded Workbench for Arm 是全球数万名开发者首选的嵌入式软件开发解决方案。凭借强大的代码优化功能,开发者可以最大限度地挖掘所选 MCU 的性能潜力,同时尽可能地保持应用程序节能。不仅如此,该解决方案还提供了全面的调试和分析功能,如静态和运行时分析工具、灵活的代码和数据断点、运行时堆栈分析、调用堆栈可视化、代码覆盖率分析和功耗的集成监控等。在最新的版本中,这些工具还支持 Arm Cortex-M 自定义指令。为了实现高效的自动化工作流程, IAR 构建工具( Arm )能够实现跨平台的框架,以及关键软件构建和测试的大规模部署。 2022 年 6 月 21 日至 23 日, IAR Systems 将参加 2022 德国纽伦堡嵌入式展 embedded world ( 4 号馆, 4-240 展位)。如需了解关于 IAR Systems 旗下 Arm 专用产品的更多信息,请访问 www.iar.com/arm 。 关于 IAR Systems IAR Systems 为嵌入式开发提供世界领先的软件和服务,帮助世界各地的公司创造满足当前需求和未来趋势的创新产品。自 1983 年以来, IAR Systems 的解决方案已经辅助了超过一百万个嵌入式应用的开发,保证了其质量、可靠性和效率。公司总部位于瑞典乌普萨拉,并在世界各地设有销售分公司和支持办事处。自 2018 年起,深耕设备安全、嵌入式系统和生命周期管理领域的国际企业 Secure Thingz 也加入了 IAR Systems 集团。目前, IAR Systems 集团在纳斯达克 OMX 斯德哥尔摩交易所上市。了解更多,请访问 www.iar.com 。
  • 热度 1
    2022-6-9 11:54
    227 次阅读|
    0 个评论
    G2L系列 核心板 -RZ/G2L 处理器简介|框架图|功耗|原理图及硬件设计指南 RZ/G2L是瑞萨在智能 工控 领域的一款高性能、超高效处理器。RZ/G2L采用Arm Cortex -A55内核,运行频率高达1.2GHz,内部集成Arm C ortex-M33@200MHz。配备Mali-G31GPU@500MHz图形处理器及多种 显示接口 ,并具有丰富的 行业应用 接口,主要应用于各种具有视频输出的工控行业。 目标应用有工业 HMI 、智能恒温器、家电、对讲机/门铃、POS终端、家庭安全摄像头、条码扫描器、 工业网关 等 RZ/G2L应用处理器框图 为了让更多工程师用户可以更好的了解这颗稳定易用的处理器,更便捷的将其用于产品开发,作为国内主流 嵌入式ARM 板卡供应商的 飞凌嵌入式 与瑞萨电子强势合作,推出了搭载RZ/G2L处理器的FET-G2LD- C核心板 ! 一、FET-G2LD-C 核心板 FET-G2LD-C核心板采用Cortex-A55+Cortex-M33 异构处理器RZ/G2L;丰富的接口资源 2x 1000Mbps Ethernet(GMAC)、2x CAN-FD、7x UA RT 、USB 2.0、 SPI 、IIC、MTU、ADC 等;支持多功能定时器脉冲单元,支持 Toggle、PWM、互补 PWM 和复位同步 PWM 模式,支持死区时间补偿计数器功能;多种显示接口 MIPI-DSI、RGB,最高支持 1920x1080 分辨率;板载 QSPI Flash,单独存储 uboot ,更稳定;源自瑞萨汽车电子的技术积累,安全、可靠;10年+供货周期,批量采用有保障。 得益于集成式的电源 方案 ,RZ/G2L系列核心板尺寸可以控制得非常小,仅有60mm x38mm。在板对板超薄连接器的加持下,核心板到底板最高的部分(电感)距底板表面仅有5.6mm (因连接器有2mm合高与2.5mm合高两个版本,默认采用2mm合高连接器) 。适用于对空间要求苛刻的应用场景。核心板采用沉金加树脂塞孔的工艺,大大提升了焊接的可靠性以及稳定性。并采用无铅工艺,符合环保要求。同时,对信号完整性以及电源完整性进行了严格把控,通过仿真,为系统稳定运行提供理论依据;核心板的4个角预留固定孔位,以应对高强度震动场景;此外还具有更为人性化的防呆设计。 二、OKG2LD-C 开发板 FET-G2LD-C核心板提供的评估套件OKG2LD-C开发板,预留丰富的常用接口,并且添加了RS485、CAN等接口的 EMC 防护参考设计,让用户便捷开发,轻松选型。 三、RZ/G2L系列 Linux 系统整机功耗表 很多小伙伴对FET-G2LD-C核心板和OK-G2LD-C开发板的功耗比较关心,因此小编针对RZ/G2L系列整套开发板和单独核心板分别进行了初步的功耗测试,测试结果如下图所示: 注: 1、峰值电流:启动过程中的最大电流值; 2、稳定值电流:启动后停留在开机界面时的电流值。 四、RZ / G2L核心板硬件设计说明 FET-G2LD-C 核心板已经将电源、存储 电路 集成于一个小巧的模块上,所需的外部电路非常简洁 ,构成只需要电源、启动配置即可运行,如下图所示: 不过一般情况下,除最小系统外建议连接上一些外部设备,例如调试串口,否则用户无法判断系统是否启动。做好这些后,再在此基础上根据 飞凌嵌入式 提供的核心板默认接口定义来添加用户需要的功能。 G2L核心板 引脚 定义,可以联系飞凌嵌入式索取 1、G2L设计最小系统原理图 注:最小系统包G2L核心板供电电源,系统烧写电路,以及调试串口电路。 其它的 RZ/ G2L 核心板外围电路的设计可参考飞凌嵌入式“OK-G2Lx-C 底板说明 ”。 2、RZ/G2L系列底板硬件设计指南 电源部分: 需要严格遵守以下上电时序: 通过 D CDC 芯片 将输入电压将压至 5 V 向核心板供电, D CDC芯片的PowerGood信号作为核心板PMIC 的使能信号( V IN_PWR_BAD# );核心板 P MIC的PowerGood信号作为底板其他电源的使能信号(PMIC_PGOOD); RZ/G2L 核心板输出的 P MIC_PGOOD 为开漏输出,在核心板上有上拉电阻; P MIC_PGOOD 在核心板上是 1 0K上拉,因此在进行时序控制的时候,需要注意下拉电阻的分压;如果有必要,可以添加逻辑门,来避免分压问题。 检查上电时序是否满足要求,是否存在RZ/G2底板或者外设先上电导致电流倒灌的问题,如果存在需要在RZ/G2底板上添加缓冲芯片等防电流倒灌电路。 建议各路电源添加测试点或者指示灯,以方便板卡调试。 检查各设备的电源网络名称是否正确。 检查各路电源的走线是否能满足电流的需求。 检查各路电源的电压设计是否正确。 检查 D CDC电路布局是否符合对应芯片手册要求,通常需要确保高频电路是最小的回流路径。 启动部分: 检查 B OOT 电路是否满足启动要求, B OOT配置是否能对应所需启动介质。 建议预留RESET按键。 检查RZ/G2底板设计是否预留调试接口(调试串口)。 检查RZ/G2底板设计是否预留烧写接口(如SD接口等)。 接口部分: 检查 I IC总线上是否有相应的上拉电阻; 检查 A DC 输入接口采样电压范围为 0~ 1.8V; 检查各 I IC 、 S PI等总线 电平 是否匹配; 检查 M IPI CSI等长、阻抗等是否满足要求; 检查 M IPI DSI等长、阻抗等是否满足要求; 检查 U SB0_VBUSEN 、 U SB1_VBUSEN是否直接驱动电源开关芯片,或者添加了相关的门电路; USB0_OVRCUR 、 U SB1_OVRCUR 需要连接到 U SB 电源开关芯片的 O C ,如果没有用到 O VRCUR 功能,这两个引脚需要通过上拉电阻上拉到 3 .3V; 飞凌 G2L系列 开发板为了统一接口,使用了 Type -C 的插座,因此使用拨码开关选择 U SB0_OTG_ID电平,以实现主从设备的识别。用户在设计自己的底板时,可以使用其他接口; SD卡供电需要受控,否则系统软复位后卡可能不能正常识别; 需要注意 R GMII 接口电平为 1 .8V,PHY芯片要配置好相应的寄存器以及外围电路,以确保电平匹配; 检查网络 P HY 芯片是否正确连接 M DC 、 M DIO总线; 检查网口 P HY 芯片的 P HY地址是否冲突; 3、RZ/G2L系列用户资料 飞凌为使用RZ / G2L系列核心板,开发板的用户提供了丰富的开发资料。 Linux4.19资料包括: 使用手册、编译指导手册、 Linux内核 源码、文件系统、出厂镜像、 开发环境 VM Ubuntu镜像、SD烧写卡制卡工具、USB OTG烧写工具、QT测试例程源码、 应用笔记 *、开发环境Docker部署包*。 硬件资料包括: 硬件手册、底板原理图源文件(AD格式)、底板PCB源文件(AD格式)、底板原理图PDF、芯片数据手册、核心板2D CAD图、底板2D CAD图、引脚功能复用表*、设计指导*。 *:产品发布后陆续提供和丰富的资料
  • 热度 2
    2022-4-28 19:22
    273 次阅读|
    0 个评论
    嵌入式人工智能/机器学习(AI/ML)以“生态+集成+定制”差异化发展
    作者:陈娇 刘朝晖 随着嵌入式处理器的能力不断提升,超小型化的硬件加速器不断被引入,以及原厂及商业的开发环境和工具不断出现,嵌入式人工智能 / 机器学习( AI/ML )技术在近几年得到了快速的发展。同时因为这些技术与千姿百态的各种应用需求十分贴近,因此正在进入差异化发展的新空间,未来其增长速度将可以比肩甚至超过需要强大资源体系的、立足良好通信条件的和基于云的人工智能应用。 人工智能并不是一个近几年才提出的名词,但是在近几年随着谷歌 AlphaGo 战胜人类围棋世界冠军等事件的推动,才使诸如卷积神经网络、深度学习和机器学习等技术走进了大众的视野,同时也使“人工智能 = 数据 + 算法 + 算力”的模型得到广泛的认同。 其结果是,在很多人的印象中,人工智能和机器学习就是在英特尔最新服务器处理器或者英伟达的 GPU 加速模组的基础上的全新的、巨大的算法应用,特别是人工智能的训练更是一场资源消耗战,成为了进入门槛很高的新兴领域,传统上设计 MCU 或者 SoC 的芯片企业基本上与高贵的 AI/ML 无缘。 但是人们很快发现在非常领先的人工智能企业所提供的解决方案中,不仅包括诸如自动驾驶路况分析、自然语言处理、快速医学影像识别和高频金融交易等复杂功能,也包括更大量车牌识别、智能音箱唤醒词识别、便携智能健康监测设备、人脸识别开机和智能家居安防等 Lite 级别的应用。 在市场强烈需求的拉动下,随着谷歌的开源 TensorFlow Lite 嵌入式机器学习架构和类似产品的推出,以及诸如 Imagination 公司的 PowerVR 神经网络加速器( NNA )等硬件加速器在移动设备或嵌入式设备上商用,各种功耗和成本更低的,以及更加小巧的嵌入式 AI/ML 功能解决方案不断涌现。 通过分析,北京华兴万邦管理咨询有限公司认为:嵌入式 AI/ML 的广泛兴起,带来了与传统 AI 技术以“人工智能 = 数据 + 算法 + 算力 ” 为中心的发展范式不同的新模式,针对特定或者一些应用和功能的嵌入式 AI/ML 的重点已转向“生态 + 集成 + 定制”。下面我们从融入物联网生态、硬件和商用开发工具集成、以及基于 RISC-V 开发定制处理器这三个方面来进行分析: 为嵌入式 AI/ML 带来最新 Matter 协议和物联网大生态 Silicon Labs (亦称 “ 芯科科技 ” )是一家全球领先的物联网芯片、软件和解决方案供应商,该公司在业界以支持最全面的物联网通信协议和提供优异的产品性能而著名,其客户包括智能家居、智慧城市、工业与商业、智慧医疗和能源等领域内的领导厂商。 今年初,该公司宣布推出其 BG24 和 MG24 系列 2.4 GHz 无线 SoC ,它们不仅都支持最新的 Matter 物联网通信协议,还分别支持蓝牙和多协议操作,同时还为电池供电的边缘设备和应用提供了人工智能 / 机器学习功能,并带来了高性能无线功能和物联网大生态。 BG24 和 MG24 无线 SoC 代表业界前沿的生态、功能和技术组合,其中包括支持无线多协议、长电池寿命(低功耗)、机器学习、以及面向物联网边缘应用的安全性。 Silicon Labs 为它们提供的全新软件工具包支持开发人员通过一些常用的工具套件(如 TensorFlow ),来快速构建及部署 AI/ML 算法。 为了实现 AI/ML 算力, BG24 和 MG24 系列率先集成了专用的 AI/ML 加速器,帮助开发人员部署人工智能或机器学习功能并解决功耗难题。这种专用硬件旨在快速高效地处理复杂计算,内部测试显示其性能提升最高达 4 倍,能效提升最多达 6 倍。由于机器学习计算是在本地设备上而不是在云端进行,因此消除了网络延迟,加快了决策和行动。 此外, BG24 和 MG24 系列还具有 Silicon Labs 产品组合中最大的闪存和随机存取存储器( RAM )容量,使其可支持多协议、 Matter 以及用大型数据集训练 ML 算法。这些芯片载有获得了 PSA 3 级认证的 Secure VaultTM 物联网安全技术,可为门锁、医疗设备和其他需小心部署的产品提供所需的高安全性。 高集成度嵌入式 AI/ML 配合领先商用开发工具 IAR Systems 是嵌入式开发软件和服务的全球领导者,其领先的 IAR Embedded Workbench® 工具链已在全球获得广泛采用。 IAR Systems 的开发工具为 Alif Semiconductor™ 高集成度的 Ensemble™ 和 Crescendo™ 系列芯片提供支持,打造了基于人工智能的、高效的微控制器( MCU )和融合处理器,赋能下一代嵌入式互联应用。 对更多功能的集成代表了嵌入式 AI/ML 的一个发展方向, Alif Semiconductor 的这些高能效产品系列提供多达 4 个处理内核,以及人工智能 / 机器学习( AI/ML )加速、多层安全、集成的 LTE Cat-M1 和 NB-IoT 连接、全球导航卫星系统( GNSS )定位等功能,从而使其应用范围得到了大幅扩展。 为了让这些功能得到更好的发挥,就需要利用诸如 IAR Systems 的 Arm 开发工具这些在行业中已被验证过的、领先的编译器技术,对代码大小和速度都进行优化,另外还提供高性能的调试功能,从而为企业提供了一个很好的平台。 2021 年 11 月, IAR Systems 宣布其最新版本的 IAR Embedded Workbench for Arm® 增加了对 Arm Cortex®-M55 处理器的支持。该处理器是一款支持 AI 技术的 Cortex-M 系列处理器,带来了节能的数字信号处理( DSP )和机器学习功能。 双方此次合作可以支持 Ensemble 或 Crescendo 器件的应用开发商利用 IAR Embedded Workbench® for Arm 开发工具链,以实现高性能的且强大的代码优化功能,充分发挥器件的 AI/ML 潜能,同时又尽可能地保持能源效率。 RISC-V 使嵌入式 AI/ML 可针对边缘应用实现定制 多样化的需求是嵌入式应用的特征之一, MCU 供应商长期以来是通过不同的处理器内核与外设搭配来满足用户的个性化需求。而 RISC-V 的兴起,带来了定制处理器这一新的潮流,这一潮流将继续延伸到嵌入式 AI/ML 领域,并得到业内领先厂商的支持。 Codasip 就是一家提供领先的 RISC-V 处理器 IP 和高级处理器设计工具的供应商,为 IC 设计者提供 RISC-V 开放 ISA 的所有优势,以及定制处理器 IP 的独特能力。 Codasip 在今年 2 月推出了两款专为定制处理器而优化的最新低功耗嵌入式 RISC-V 处理器内核 L31 和 L11 。 基于这些新内核,客户可以很方便地使用 Codasip Studio 工具去定制处理器设计,以支持诸如神经网络、 AI/ML 等具有挑战性的应用,包括例如物联网边缘计算等极小型化的、功率受限的应用。 Codasip 的内核可定制功能是其成功的基石,目前全球已有超过 20 亿颗处理器使用了 Codasip 的 IP 。 Codasip L31/L11 嵌入式内核运行在谷歌的 TensorFlow Lite for Microcontrollers ( TFLite Micro )上,并利用 Codasip Studio 工具定制一类全新的嵌入式 AI 内核,可为 AI/ML 计算密集型和内部资源有限的嵌入式系统等应用提供足够的性能。不同应用对器件的需求也有巨大的差异,而且现有的处理器并不能很好地加载 AI/ML 应用。 Codasip 可提供 “ 创造差异化设计 ” 模 式,意味着使用其 Studio 工具的客户,可以根据其特定系统、软件及应用程序的要求来定制处理器。通过将 TFLite Micro ) 、 RISC-V 定制指令以及 Codasip 处理器设计工具三者相结合,就可以为嵌入式的、高效率的边缘神经网络处理功能带来低延迟、高安全性、快速通信和低功耗等优势。 展望未来:新的应用与新的技术都将不断涌现 随着产业的发展,嵌入式 AI/ML 技术和应用都将得到进一步的发展,基于华兴万邦提出的“生态 + 集成 + 定制”新范式,以及不断推陈出新的边缘应用,我们可以看到在未来一些新的技术值得高度关注,比如新的、适合边缘应用的硬件加速器和安全技术。 以硬件加速器为例,近年来广泛兴起并得到高度关注的 xPU 将会从云端走向嵌入式应用;在一些应用场景中,还需要针对算法和标准的演进和升级对硬件进行再编程,那么诸如 Achronix 公司的 Speedcore 嵌入式 FPGA ( eFPGA )这样的 IP 产品也会从服务器和数据中心市场走入嵌入式 AI/ML 应用,推动采用不同硬件加速器的异构计算模式向前发展。
  • 热度 1
    2022-4-24 17:13
    303 次阅读|
    0 个评论
      【哔哥哔特导读】灵动微推出全新高性能MM32F5系列,搭载安谋科技“星辰”STAR-MC1处理器,助力高端工业控制与IoT。   从过去几年的市场来看,人工智能、物联网以及工业自动化发展非常迅速,安防、民生、家居的智能化速度超过1500%的增长。疫情后,非接触式人机交互需求剧增。据统计,国内工业企业近三年年增长率达到217%。   但非常明显的是,目前高性能MCU的市占率还是以欧美为主,国产高性能MCU的市占率非常低。在国内处理器行业,高性能处理器的市占率甚至高于国内高性能MCU的市占率。究其原因,灵动微电子市场总监王维认为,处理器行业的整个架构和生态相对完整,但是不同架构的MCU市场玩家对高性能产品的支持力度和布局相对来说不完善,而且MCU市场生态碎片化以及算法优化的难易程度迥异。   基于此市场背景,近日,灵动微电子发布全新高性能MM32F5系列,与安谋科技合作搭载新平台,使用新的核心架构来帮助实现高性能MCU平台的探索和拓展。      据悉,安谋科技“星辰”STAR-MC1处理器采用Armv8-M Mainline架构,使用4.02 Coremark/MHz,集成DSP和FPU。它不仅具有明显的平台优势,而且产品特性突出。   平台优势方面,在性能和功耗基本保持不变的前提下,“星辰”STAR-MC1处理器架构可以提升20%的性能,同时TrustZone显著提升平台的安全能力;其生态系统包括CMSIS开源软件,具有丰富的RTOS支持和软硬件调试工具支持。   目前,Arm的Cortex M系列已经有百亿级别芯片的量产保证,同时具有符合工业规范认证的编译器和符合车规标准的功能安全交付包,质量安全充分保障。   产品特性方面,“星辰”STAR-MC1处理器具有高效的内存子系统。它的紧耦合内存,可以保证系统对实时任务的响应要求;缓存系统则显著增加系统级的数据吞吐率。它还有XIP支持,以增加客户存储方案选择的灵活性。   同时它还具有可定制性和拓展性,其协处理器接口和可定制指令集,可以帮助客户做定制的差异化产品开发;另外通过不同的配置和产品策略灵活组合,充分满足不同市场的客户需求。   据安谋科技CPU产品总监陈江杉介绍,“星辰”STAR-MC1处理器是面向低功耗智能互联安全IoT应用需求的研发第一款处理器,重点解决了三个问题。第一是安全,TrustZone技术提升系统级安全能力,提供更全面的内存保护机制;其次是高效计算,因为性能与功耗配置设计均衡,相对于Cortex M4,具有20%的性能提升,能做到4.02 Coremark/MHz的计算效率。第三是灵活扩展,内存子系统可增强存储系统效率,以及可定制接口可灵活定义协处理器和指令,以提升系统效率,保护客户的知识。   另外,“星辰”STAR-MC1处理器同步首发Arm最新的架构和CPU设计技术,同时引入了Arm的IP设计质量标准;目前被中国客户接受并广泛用于各个嵌入式领域,并愿与本土客户共同成长,实现中国智能计算生态领航者的愿景。   灵动微为什么选择安谋科技“星辰”STAR-MC1处理器?王维表示,与Cortex M3/M4相比,搭载“星辰”STAR-MC1星辰处理器,MCU性能可以提升约20%,不仅可实现多并发,而且生态完备,支持KEIL, IAR, GCC, J-LINK, ULINK2等编译工具。更重要的是,它由国内本土团队打造,自主可控,可以保障供应链的安全性和独立性。   总的来说,MM32F5系列产品不仅具有高性能内核、丰富的通信接口,而且可以大容量存储和高性能模拟和定时器。另外其独创外设互联系统MindSwitch,内置多路组合逻辑处理单元CLU,支持任意外设和GPIO间的同步处理和逻辑运算。      目前,灵动微电子MM32F5270和MM32F5280两大系列产品实现首发,可广泛应用于工业自动化、新能源、智慧电网和楼宇自动化等领域,计划今年6月份实现量产。      本文为哔哥哔特资讯原创文章,如需转载请在文前注明来源
  • 热度 4
    2021-10-13 17:40
    1062 次阅读|
    0 个评论
    智能连网应用带动了大量连网装置需求与信息流需求。根据 Juniper Research 的最新报告, IoT 连网设备将在 2021 年达到 460 亿个,并在 2030 年达到 1250 亿个。要有效执行连网应用功能与处理大量数据与信息流,每个装置都需要处理器核心,而在此庞大市场商机之下,开放指令、低成本 RISC-V 架构提供了芯片设计者在 X86 及 ARM 之外的另一个新选择。 大量的连网装置与信息流也给攻击者更多的攻击机会。连网应用安全越来越受到重视,如何有效执行装置身份认证、确保信息传输与数据储存的安全成为连网装置必要的安全功能。 RISC-V 在安全功能方面的规范仍在持续发展制定中,如何提供 RISC-V 芯片设计者容易使用、有效的安全解决方案去强化芯片安全功能并提升应用安全成为新兴课题。 实现物联网应用安全功能,系统芯片需要的设计考虑 一般而言,在考虑系统芯片安全设计时,需考虑几个要件,包括: 1. 可信任执行环境 (TEE) :透过硬件强制隔离程序代码、数据和储存内存 2. 信任根 (Root of Trust) :作为唯一 ID 和证书,以及私钥和安全保存 3. 安全启动 (Secure Boot) :阻止非授权认证程序的启动 4. 数据储存安全:取用控制权限管理、并对数据读取与储存进行混淆与加密 5. 信息传输安全:信息传输前以私钥加密,以密文形式传输 6. 在线安全更新:更新档案以加密形式传送并阻挡失效版本的安装 要达到这些功能设计,芯片设计架构中除了 CPU 外,通常还需要密钥储存单元搭配各种密码算法来协助 CPU 执行应用服务所需的相关安全功能,如认证、数据加解密、完整性确认等功能。同时需要有独立的安全运作环境或可信任的执行环境来有效区隔安全功能与一般非关安全功能的运作,以及抗攻击设计来避免执行安全运作时遭受攻击。 因此,要有效防止恶意攻击、提升芯片运作的安全性,有经验的设计工程师会采用具备 硬件安全信任根 以及 抗攻击设计 的 安全协同处理器 (secure co-processor) 来协助 CPU 执行应用服务所需的各项安全功能。 硬件加速的安全协同处理器不会占用到主 CPU 的运算能力,可高效的执行上述安全相关的功能,让宝贵的 CPU 运算资源去处理其他需高效能运算的工作。机密信息只经由被信任的安全协同处理器来处理,更加符合安全原则。 这种功能上的分离简化了设计流程与复杂度并且提高了系统性能。 安全协同处理器 常见的问题 当前市场上可分为两大处理器应用体系,分别是 ARM 和 RISC-V 。在 ARM 应用体系中, ARM 提供了 CC312 与其 CPU 整合的安全协同处理器进行各项安全运算; RISC-V 生态系则尚在发展中,目前没有对应的安全协同处理器,因此 RISC-V 的使用者需自行开发设计或使用第三方 IP 来完成前段所提的安全功能。若要自行开发,是否有适合的安全开发团队与能力是公司马上面临的一大课题,接踵而来的如上市时程压力、所开发的安全功能是否能通过认证机构认证、遭遇技术问题时的解决能力、以及所对应的投资成本等,都是 RISC-V 使用者在决定是否自行开发前需要仔细考虑的。相对来说,如果有良好第三方能提供安全协同处理器 IP ,就可大幅减少以上这些自行开发的难题。 目前市场上的安全协同处理器多半缺少硬件信任根的整合,没有完整安全边界 (secure boundary) ,功能也不够全面。譬如有的协同处理器是硬件加解密算法不够完整,或没有抗攻击能力,或没有通过第三方认证单位的安全认证;而有些是不提供安全密钥存储空间,造成安全协同处理器执行安全功能时需跨越安全边界取得密钥 ( 想象一下您把家里金库上锁后将钥匙放在大门外的概念 ) ;又或是虽有存储空间,然芯片的密钥、身分必须在测试过程时一一写入芯片内,造成密钥暴露外泄的风险;或是所有产品共享相同密钥、身分造成装置与应用服务管理的安全风险。 以上种种的不足,都有可能成为 IoT 设备最后的安全漏洞,被黑客利用做为重大攻击的跳板。因此,即便是小小的 IoT 设备,传输的是一般不起眼的寻常数据,一旦设备出现安全隐忧,遭黑客利用攻击之后,都可能造成巨大的损失。类似的事件层出不穷,相对知名的如 2021 年五月份,美国最大的油管运输公司 (Colonial Pipeline) 遭黑客攻击,造成油管供应关闭,政府一度发布紧急状态,最终支付了将近 500 万美元赎金。 针对 RISC-V 生态系中安全协同处理器不够完善且完整的情况,熵码科技提出的方案 PUFiot 就是完整解决各项安全问题的最佳选择。 熵码 PUFiot 帮助 RISC-V 实现更安全的芯片架构 PUFiot 完整的防护设计来自于多层次的设计架构,有别于纯软件安全设计的弱点, PUFiot 是基于硬件的物理隔离所设计,提供了可靠的安全边界,为系统创造了完整的可信任执行环境 (TEE) 。 图 1 是 PUFiot 的设计架构, 它的最底层是以模拟电路设计的硬件安全信任根 ( 蓝色区域 ) 。在此硬件安全信任根设计中应用了力旺电子专利技术的 NeoPUF ,提供每颗芯片独一无二的芯片指纹 (UID) ,并由经过 Riscure 认证的抗攻击安全存储 OTP 来存放密钥,保护重要数据免受物理篡改。 图 1: 基于芯片指纹防护信任根的 PUFiot 安全协同处理器设计架构 在硬件安全信任根之上,搭配了高速真随机数产生器 (TRNG) 来提供安全系统对动态随机数的需求并用于保护加密算法引擎。搭配着基于 NIST 发布的标准密钥包装 (KWP) 和密钥产生 (KDF) 功能,专门用于密钥的安全使用与安全导出,可以为 RISC-V 系统架构之物理内存保护 (PMP) 功能快速生成多把密钥,供不同安全应用之内存的加解密程序所用,确保信息传输的安全。 此 PUF 的特性可以在装置上实现安全启动以及在线安全更新功能,也就是同一个软件在不同的 IoT 设备上都有一把独立的加密密钥──真正实现数百亿甚至千亿个 IoT 设备连网的坚若盘石之安全基础。 PUFiot 支持完整硬件加解密算法 ( 包含国际算法及中国国密算法 ) ,分别经过 CAVP 以及国密实验室认证。透过完整灵活的算法模块化设计,可以根据每个使用者的需求客制 PUFiot 的加解密算法模块。例如,使用 SM4 替换 AES ,使其可以完整支持目前甚至是未来 RISC-V 的安全需求。 最后,在以上安全功能面之外, PUFiot 在数字与模拟设计上皆加入了防窜改设计来提供使用者完善的安全协同处理器架构。 不仅如此,为了降低芯片在系统层级的复杂度, PUFiot 支持 APB 标准协议接口,用于 PUFiot 寄存器命令处理;至于高速内置 DMA 模块的接口,则采用 AXI4 接口,可快速取得储存于系统内存中的大量数据。除硬件 IP 外, PUFiot 还提供标准的软件内容,包括 Linux bare-metal firmware 和 high-level API ,以缩短软件开发部署时程。 PUFiot 与 RISC-V 结合之优势 PUFiot 可搭配 RISC-V 处理器,扮演 RISC-V 系统芯片架构内的安全协同处理器,提升芯片系统运作安全性,补足 RISC-V 设计生态系的安全解决方案缺口。经过实际设计验证, PUFiot 藉由提供芯片指纹抗攻击保护设计来强化芯片硬件信任根与密钥储存。完整保护系统运作的安全边界,提供可信任安全环境、安全启动以及数据储存安全等功能,同时支持各种硬件加解密算法,且又能提供不同内存区域不同密钥的 PMP 保护与管理机制,实现 IoT 连网装置应用不可或缺的信息传输安全与在线安全更新。采用 PUFiot 的 RISC-V 系统芯片设计架构如图 2 所示。 图 2: 使用 PUFiot 的 RISC-V 系统芯片设计架构 为实现物联网应用安全,熵码科技以芯片指纹技术为基础强化芯片信任根的安全,开发出具完整安全边界保护的安全协同处理器 PUFiot ,可以为 RISC-V 使用者提供了一个可快速导入的芯片安全设计解决方案,帮助实现 IoT 连网应用所需的大量组件装置零接触部署 (Zero Touch Deployment) , PUFiot 提供的各种硬件加速安全功能与管理机制可以满足零信任运作 (Zero Trust) 的云端应用安全需求,适合应用于 IoT 设备生态的 RISC-V 处理器最完美配合之安全方案。 PUFiot IP 评估套件免费下载请至 : https://www.pufsecurity.com/ip-go 欢迎关注 wx “ 熵码科技PUFsecurity “,获取更多行业资讯分享。
相关资源