tag 标签: ise

相关博文
  • 热度 4
    2021-7-26 17:00
    2239 次阅读|
    1 个评论
    ise 14.7是终级版本,以后不再做更新。 现在使用的是vivado,可以支持7系列的器件。如果使用先前版本的器件,比如SPARTAN5 VIRTES5,则仍然需要使用ISE 不过在WIN10下使用ISE,有可能会出现无法加载license文件,或都 open project闪退的问题。 自然在网上有大神解决了这些问题。
  • 热度 17
    2015-3-14 22:22
    1109 次阅读|
    0 个评论
      目前,大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计,对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求,一般在FPGA设计中采用全局时钟资源驱动设计的主时钟,以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现,并设计了专用时钟缓冲与驱动结构,从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元(IOB)和选择性块RAM(Block Select RAM)的时延和抖动都为最小。为了适应复杂设计的需要,Xilinx的FPGA中集成的专用时钟资源与数字延迟锁相环(DLL)的数目不断增加,最新的Virtex II器件最多可以提供16个全局时钟输入端口和8个数字时钟管理模块(DCM)。   与全局时钟资源相关的原语常用的与全局时钟资源相关的Xilinx器件原语包括:IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、BUFGMUX、BUFGDLL和DCM等,如图1所示。   1. IBUFG即输入全局缓冲,是与专用全局时钟输入管脚相连接的首级全局缓冲。所有从全局时钟管脚输入的信号必须经过IBUF元,否则在布局布线时会报错。 IBUFG支持AGP、CTT、GTL、GTLP、HSTL、LVCMOS、LVDCI、LVDS、LVPECL、LVTTL、PCI、PCIX和 SSTL等多种格式的IO标准。   2. IBUFGDS是IBUFG的差分形式,当信号从一对差分全局时钟管脚输入时,必须使用IBUFGDS作为全局时钟输入缓冲。IBUFG支持BLVDS、LDT、LVDSEXT、LVDS、LVPECL和ULVDS等多种格式的IO标准。   3. BUFG是全局缓冲,它的输入是IBUFG的输出,BUFG的输出到达FPGA内部的IOB、CLB、选择性块RAM的时钟延迟和抖动最小。   4. BUFGCE是带有时钟使能端的全局缓冲。它有一个输入I、一个使能端CE和一个输出端O。只有当BUFGCE的使能端CE有效(高电平)时,BUFGCE才有输出。   5. BUFGMUX是全局时钟选择缓冲,它有I0和I1两个输入,一个控制端S,一个输出端O。当S为低电平时输出时钟为I0,反之为I1。需要指出的是BUFGMUX的应用十分灵活,I0和I1两个输入时钟甚至可以为异步关系。   6. BUFGP相当于IBUG加上BUFG。   7. BUFGDLL是全局缓冲延迟锁相环,相当于BUFG与DLL的结合。BUFGDLL在早期设计中经常使用,用以完成全局时钟的同步和驱动等功能。随着数字时钟管理单元(DCM)的日益完善,目前BUFGDLL的应用已经逐渐被DCM所取代。   8. DCM即数字时钟管理单元,主要完成时钟的同步、移相、分频、倍频和去抖动等。DCM与全局时钟有着密不可分的联系,为了达到最小的延迟和抖动,几乎所有的DCM应用都要使用全局缓冲资源。DCM可以用Xilinx ISE软件中的Architecture Wizard直接生成。   全局时钟资源的使用方法 全局时钟资源的使用方法(五种)   1:IBUFG + BUFG的使用方法:   IBUFG后面连接BUFG的方法是最基本的全局时钟资源使用方法,由于IBUFG组合BUFG相当于BUFGP,所以在这种使用方法也称为BUFGP方法。   2. IBUFGDS + BUFG的使用方法:   当输入时钟信号为差分信号时,需要使用IBUFGDS代替IBUFG。   3. IBUFG + DCM + BUFG的使用方法:   这种使用方法最灵活,对全局时钟的控制更加有效。通过DCM模块不仅仅能对时钟进行同步、移相、分频和倍频等变换,而且可以使全局时钟的输出达到无抖动延迟。   4. Logic + BUFG的使用方法:   BUFG 不但可以驱动IBUFG的输出,还可以驱动其它普通信号的输出。当某个信号(时钟、使能、快速路径)的扇出非常大,并且要求抖动延迟最小时,可以使用 BUFG驱动该信号,使该信号利用全局时钟资源。但需要注意的是,普通IO的输入或普通片内信号进入全局时钟布线层需要一个固有的延时,一般在10ns左右,即普通IO和普通片内信号从输入到BUFG输出有一个约10ns左右的固有延时,但是BUFG的输出到片内所有单元(IOB、CLB、选择性块 RAM)的延时可以忽略不计为“0”ns。    5. Logic + DCM + BUFG的使用方法:   DCM同样也可以控制并变换普通时钟信号,即DCM的输入也可以是普通片内信号。使用全局时钟资源的注意事项全局时钟资源必须满足的重要原则是:使用IBUFG或IBUFGDS的充分必要条件是信号从专用全局时钟管脚输入。换言之,当某个信号从全局时钟管脚输入,不论它是否为时钟信号,都必须使用IBUFG或IBUFGDS;如果对某个信号使用了IBUFG或IBUFGDS硬件原语,则这个信号必定是从全局时钟管脚输入的。如果违反了这条原则,那么在布局布线时会报错。这条规则的使用是由FPGA的内部结构决定的:IBUFG和IBUFGDS的输入端仅仅与芯片的专用全局时钟输入管脚有物理连接,与普通IO和其它内部CLB等没有物理连接。另外,由于BUFGP相当于IBUFG和BUFG的组合,所以BUFGP的使用也必须遵循上述的原则。   全局时钟资源的例化方法   全局时钟资源的例化方法大致可分为两种:   一是在程序中直接例化全局时钟资源;   二是通过综合阶段约束或者实现阶段约束实现对全局时钟资源的使用;   第一种方法比较简单,用户只需按照前面讲述的5种全局时钟资源的基本使用方法编写代码或者绘制原理图即可。   第二方法是通过综合阶段约束或实现阶段的约束完成对全局时钟资源的调用,这种方法根据综合工具和布局布线工具的不同而异。
  • 热度 31
    2014-12-18 17:39
    1117 次阅读|
    0 个评论
    ISE. 这款智能家居产品,融合了无线通信 与 云智能技术,并可以通过手机app控制所有连接互联网设备,可以实现远程控制、一键联动家庭所有智能电器的功能。 智能家居套装包括:一个无线网关(应用W5500)、无线智能插座、可贴式开关 及 一个智能灯泡。 无线网关 远程+局域极速响应,数据传输毫无延迟 信号稳定,穿透力强 多账号+多对一同时控制 智能关联多个设备 智能开关 2.4G无线通信设计 背部3M胶无痕胶,可任意贴 超低功耗5*360天超长待机,按键寿命3000次 一体化设计,简约耐用 智能插座 按最新国标GB2099.3-2008标准,杜绝万能插孔不安全隐患 运信息处理系统,不限距离,实时监控 V0级阻燃PC外壳,安全无隐患 超负荷自动断电 智能灯泡 E27通用螺旋口 发光长达30000小时 360°零死角无线连接 智能渐变式算法   实际上,通过无线网关,可以将智能开关、插座、灯具组到同一个组网中,使用前,通过手机APP添加网关ID,并通过每个智能组件上的二维码扫描,将其加入到组网中。分别实现远程控制。其中开关可以自定义功能,可控制插座的开关及灯具的开关,及灯具的亮度、色彩变化。并可以实现对电器用电量等数据采集,在云平台端实时观看到家用电器的使用情况。实现更便捷的智能家居管理。   更多WIZnet产品应用: WIZnet-Museum:http://wiznetmuseum.com/ WIZnet企业微博:http://weibo.com/wiznet2012
  • 热度 26
    2013-11-27 12:39
    1658 次阅读|
    0 个评论
      1、ISE13.3的文本编辑器(Text Editor)可使用自带的“ISE Text Edit”或外部第三方文本编辑器,在“Edit|Preference|ISE General|Editors”中设置,其中外部文本编辑器有Custom和Ultra Edit两种,Custom可设置成任何第三方编辑器如Windows系统的“记事本”和“写字板”、非常流行的Ultraedit和NotePad++等。 由于选择Ultra Edit模式时,命令行参数固定为“$1/S2”不能改变(是灰色的!),无**常启动Ultraedit,因此通常也使用Custom模式来调用Ultraedit。   2、由于ISE自带的文本编辑器对中文注释支持不理想,有时会出乱码,因此大多数人选用第三方文本编辑器,而Ultraedit是最理想的,最新版的Ultraedit支持500多种编程语法着色。   3、如果所用的第三方文本编辑器Ultraedit是安装在“C;\Program Files\UlrtaEdit”目录下,使用Custom模式时命令行参数有2种格式: (1) {C:\Program Files\UltraEdit\Uedit32.exe} $1 -l$2 (2) C:/\Program/ Files/\UltrEdit/\Uedit32.exe $1 -l$2 注意:$2前面不是数字“1”而是小写字母“l”,“-l”表示显示行号。其中大括号“{...}”和反斜杠“/”都是对命令行中特殊字符“\”和空格符进行转义的,否则ISE(实际是Windows)无法识别。   4、EDK中XPS的文本编辑器可选模式比ISE还多,除ISE中的三种外,还有WordPad、Emacs、Corright等。如果选用“ISE Text Editor”,表示直接调用ISE中所设定的文本编辑器(不是ISE自带的文本编辑器,而是使用与ISE相同的文本编辑器!)。这种模式必须要求ISE是设置成使用ISE自带的文本编辑器才行,如果ISE中设置成使用第三方编辑器(Custom模式),由于XPS不识别“{...}”和“/”转义符,无法启动相应的文本编辑器(双击待编辑文件无反应!)。XPS命令行不需要转义符,直接使用文本编辑器安装目录即可,但要求目录中不能有中文和空格。因此如果使用Ultra Edit不能将其安装在“C:\Program Files”目录下(缺省安装),必须安装在根目录下(自定义安装),这时选用Custom模式时命令行参数为:C:\UltraEdit\Uedit32.exe %file%  -l%line%。对于非Custom模式的第三方文本编辑器,可点击命令行右侧的“...”修改目录,同理,目录路径中不能有中文和空格。   5、EDK中SDK是使用eclipse自带的文本编辑器,用户无法选择。
  • 热度 14
    2012-3-18 22:40
    1557 次阅读|
    0 个评论
    Official document: http://www.xilinx.com/support/answers/17966.htm   ==== Official Recommended ==== ISE 10.1.3        ModelSim 6.3c ISE 11.5           ModelSim 6.4b         MATLAB  R2008a R2008b, R2009a or R2009b ISE 12.3           ModelSim 6.5c         MATLAB R2009b or R2010a ISE 13.4           ModelSim 6.6d         MATLAB R2011a and R2011b ==== Personal Practice ==== ISE 10.1.3        ModelSim 6.2b ISE 11.5           ModelSim 6.5c        Matlab 2009b ISE 12.3           ModelSim 6.5c         MATLAB R2009b
相关资源
  • 所需E币: 1
    时间: 2022-5-5 14:31
    大小: 3.7MB
    上传者: 西风瘦马
    XILINXISE下载教程.pdf
  • 所需E币: 0
    时间: 2021-4-24 19:09
    大小: 129.04KB
    上传者: Argent
    随着FPGA技术的不断发展,许多消费类产品都嵌入了FPGA程序,ZYNQ架构属于主流,搜集的部分有关FPGA学习资料,希望对您有所帮助,欢迎下载。
  • 所需E币: 0
    时间: 2020-9-22 22:48
    大小: 459.74KB
    上传者: bwj312
    直接频率合成DDS模块的ise工程
  • 所需E币: 5
    时间: 2019-12-26 01:48
    大小: 1.13MB
    上传者: 二不过三
    XILINXFPGA_CPLD设计ISE4.LI快速入门……
  • 所需E币: 4
    时间: 2019-12-25 16:35
    大小: 664.16KB
    上传者: 2iot
    XilinxISE8.2qstISE8.2iQuickStartTutorialRRXilinxisdisclosingthisDocumentandIntellectualProperty(hereinafter“theDesign”)toyouforuseinthedevelopmentofdesignstooperateon,orinterfacewithXilinxFPGAs.Exceptasstatedherein,noneoftheDesignmaybecopied,reproduced,distributed,republished,downloaded,displayed,posted,ortransmittedinanyformorbyanymeansincluding,butnotlimitedto,electronic,mechanical,photocopying,recording,orotherwise,withoutthepriorwrittenconsentofXilinx.AnyunauthorizeduseoftheDesignmayviolatecopyrightlaws,trademarklaws,thelawsofprivacyandpublicity,andcommunicationsregulationsandstatutes.……
  • 所需E币: 3
    时间: 2019-12-25 16:34
    大小: 421.53KB
    上传者: 16245458_qq.com
    CICXilinxFPGAtraining-ECSCICXilinxFPGAtrainingJuly2004Jan.200411Aftercompletingthismodule,youwillbeableto:Describehowtoentersymbols,wires,andbuses2BeginningaSchematicSymbols,Wires,andBusesI/OMarkersOtherUsefulCommandsSynthesisConsiderationsSummaryLab2:ECS3WhatisECS?……
  • 所需E币: 3
    时间: 2019-12-25 16:33
    大小: 1.13MB
    上传者: wsu_w_hotmail.com
    菜鸟从这里开始由网友zhao3367提供,在此深表感谢!Welcomevisitusat:www.eepw.com.cn第4章常用EDA工具软件操作指南本章提要:本章阐述了AlteraMAX+plusⅡ,XilinxISESeries、LatticeispDesignEXPERT等常用的主流EDA工具软件的基本使用方法,包括软件的安装,原理图、VHDL等输入方式的设计操作的步骤与方法。学习要求:在对三个软件作简单介绍的基础上,概括地讲述三个主流厂家LATTICE、ALTERA、XILINX公司的设计开发软件中的一个的使用,并要求学生通过实验和上机熟悉地掌握其中一个软件的使用。对其余的两个软件至少有个基本的了解。关键词:MAX+plusⅡ,ISESeries、ispDesignEXPERT4.1AlteraMAX+plusⅡ操作指南4.1.1MAX+plusⅡ10.2的安装4.1.2MAX+plusⅡ开发系统设计入门4.2XilinxISESeries的使用4.2.1ISE的安装4.2.2ISE工程设计流程4.2.3VHDL设计操作指南4.2.4ISE综合使用实例4.3LatticeispDesignEXPERT的使用4.3.1ispDesignEXPERT的安装4.3.2原理图输入方式设计操作4.3.3VHD……
  • 所需E币: 5
    时间: 2019-12-25 16:28
    大小: 1.66MB
    上传者: rdg1993
    xilinx-FPGA快速入门教程下载'……
  • 所需E币: 5
    时间: 2019-12-25 16:00
    大小: 100.3KB
    上传者: 16245458_qq.com
    怎样写testbench怎样写testbench本文的实际编程环境:ISE6.2i.03ModelSim5.8SESynplifyPro7.6编程语言VHDL在ISE中调用ModelSim进行仿真一、基本概念和基础知识Testbench不仅要产生激励也就是输入,还要验证响应也就是输出。当然也可以只产生激励,然后通过波形窗口通过人工的方法去验证波形,这种方法只能适用于小规模的设计。在ISE环境中,当前资源操作窗显示了资源管理窗口中选中的资源文件能进行的相关操作。在资源管理窗口选中了testbench文件后,在当前资源操作窗显示的ModelSimSimulator中显示了4种能进行的模拟操作,分别是:SimulatorBehavioralModel(功能仿真)、SimulatorPost-translateVHDLModel(翻译后仿真)、SimulatorPost-MapVHDLModel(映射后仿真)、SimulatorPost-Place&RouteVHDLModel(布局布线后仿真)。如图1所示:图1lSimulatorBehavioralModel也就是所说的功能仿真、行为仿真、前仿真。验证功能是否正确,这是设计的第一步。功能仿真正确的程序不一定能被正确综合,也就是硬件实……
  • 所需E币: 3
    时间: 2019-12-25 16:00
    大小: 235.89KB
    上传者: 二不过三
    基于MODELSIM与ISE的FPGA设计全流程FPGA设计全流程:Modelsim>>Synplify.Pro>>ISE第一章Modelsim编译Xilinx库第二章调用XilinxCORE-Generator第三章使用Synplify.Pro综合HDL和内核第四章综合后的项目执行第五章不同类型结构的仿真第一章Modelsim编译Xilinx库本章介绍如何编译HDL必须的Xilinx库和结构仿真。创建将被编译库的目录在编译库之前,最好先建立一个目录(事实上必须建立一个目录),步骤如下。(假设Modelsim的安装目录是“$Modeltech_6.0”,ISE的安装目录是“$Xilinx”)◆在“$Modeltech_6.0/”目录下建立一个名为XilinxLib的文件夹;◆启动Modelsim后,从“File”菜单项中点击“ChangeDirectory”并指定到刚刚建立的那个文件夹“XilinxLib”;◆接下来要做的事情是将Xilinx库编译到“XilinxLib”文件夹中。有三个库需要被编译。它们分别是“simprims”,“unisims”和“XilinxCoreLib”;(所有这些库文件都在“$Xilinx/verilog/src”目录下)◆点击Modelsim中的“Workspace”窗口,建立一个名为Xilinx_Co……
  • 所需E币: 5
    时间: 2019-12-25 15:55
    大小: 1.65MB
    上传者: 微风DS
    常用EDA工具软件操作指南常用EDA工具软件操作指南本章提要:本章阐述了AlteraMAX+plusⅡ,XilinxISESeries、LatticeispDesignEXPERT等常用的主流EDA工具软件的基本使用方法,包括软件的安装,原理图、VHDL等输入方式的设计操作的步骤与方法。学习要求:在对三个软件作简单介绍的基础上,概括地讲述三个主流厂家LATTICE、ALTERA、XILINX公司的设计开发软件中的一个的使用,并要求学生通过实验和上机熟悉地掌握其中一个软件的使用。对其余的两个软件至少有个基本的了解。关键词:MAX+plusⅡ,ISESeries、ispDesignEXPERT4.1AlteraMAX+plusⅡ操作指南4.1.1MAX+plusⅡ10.2的安装4.1.2MAX+plusⅡ开发系统设计入门4.2XilinxISESeries的使用4.2.1ISE的安装4.2.2ISE工程设计流程4.2.3VHDL设计操作指南4.2.4ISE综合使用实例4.3LatticeispDesignEXPERT的使用4.3.1ispDesignEXPERT的安装4.3.2原理图输入方式设计操作4.3.3VHDL输入方式设计操作4.1AlteraMAX+plusⅡ操作指南Alter公司的MAX+plusⅡ是一个高度集成化的可编程逻辑器件开发系统,可以开发Alter公司的MAX系列和FLEX系列的可编程器件。该系统的主要特点如下:①支持多种……
  • 所需E币: 3
    时间: 2019-12-25 15:55
    大小: 4.73MB
    上传者: 2iot
    ISE教程ISE的使用说明启动桌面上名为ProjectNavigator的ISE软件图标,进入ISE开发系统如图所示。[pic]在上拉菜单file栏打开,单击Newproject选项,开始新建一项工程。[pic]如果想打开已有的ISE工程文件(文件格式为*.npl),则单击openproject选项。[pic]下面我们将以一个包括了24进制和60进制计数器的复合计数器的VHDL程序为例,来说明ISE的具体使用。首先单击Newproject选项,出现如图所示对话框:[pic]在Projectname一栏填上工程文件名,我们在此工程名命名为counter,放在目录F:\teacher_li下。[pic]下一步,进行可编程器件型号的选择以及设计流程的设置。在器件型号栏有Devicefamily,Device(型号),封装,speedgrade,可以根据实验平台所用的可编程逻辑器件分别设置相应选项。对话框下半部分是对设计语言和综合仿真工具的选择。[pic]然后下一步,采用默认设置,完成了NewProjectInformation的设置。如图所示:[pic]单击“完成”按钮,进入到如下对话框:[pic]在SourceinProject一栏,选择菜单ModuleView选项,在工程名counter的图标位置单击右键,出现如下对话框。[pic]NewProject:新建一项文件,单击ewPr……
  • 所需E币: 5
    时间: 2019-12-25 15:45
    大小: 1.13MB
    上传者: 238112554_qq
    适合新手……
  • 所需E币: 4
    时间: 2019-12-25 15:39
    大小: 1.66MB
    上传者: 238112554_qq
    XilinxFPGA系列入门教程……
  • 所需E币: 3
    时间: 2019-12-25 15:33
    大小: 200.26KB
    上传者: 978461154_qq
    针对319卷积编码,提出一种Viterbi译码器的FPGA实现方案.该方案兼顾了资源消耗和译码效率,通过有效的时钟和存储介质复用,实现了高速并行的译码功能,并利用Verilog语言在XilinxISE6.2中进行了建模仿真和综合实现.基于FPGA的高速并行Viterbi译码器的设计与实现童琦,何洪路,吴明森(中国科学院上海微系统与信息技术研究所,上海200050)摘要:针对319卷积编码,提出一种Viterbi译码器的FPGA实现方案。该方案兼顾了资源消耗和译码效率,通过有效的时钟和存储介质复用,实现了高速并行的译码功能,并利用Verilog语言在Xil-inxIsE6.2中进行了建模仿真和综合实现。关键词:Viterbi译码路径值回溯数字通信中,降低数据传输的误码率及提高通信质量是关键问题。为了避免通信过程中的突发错误,常常引入卷积码。卷积码的译码方式中,viterbi译码是一种最大似然译码算法,与序列译码算法相比具有译码效率高、速度快及译码器实现结构简单的优点,是一种有效的前向纠错方法。传统的Viterbi译码方法,译码需要存储的路径值等信息均随约束长度成指数增长【l】,且受到硬件水平的限制,不可能实现较高码率的译码。随着微电子技术的发展、可编L―.。.―.――――。―――――――l程器件的广泛使用、开发工具的逐渐完善,以及在此基图1并行译码器结构图础上算法的研究改进,更高码率的译码实现成为可能。……
  • 所需E币: 4
    时间: 2020-1-2 01:56
    大小: 328.82KB
    上传者: quw431979_163.com
    以Xilinx公司的ISE为开发平台,采用XilinxSpartan2eXC2S200-5PQ2081芯片,实现了MVB1类设备控制器的功能,并搭建了测试模型,在Modelsim中仿真了其收/发帧及报文分析等功能,得到了符合IEC61375协议的帧波形.MVBl类设备控制器的FPGA设计张大波,李红,邱志坚(大连理工大学电子与信息工程学院,辽宁大连116023)摘要:以Xilinx公司的ISE为开发平台,采用XilinxSpanan2eXC2S200―5PQ208l芯片,实现了MVBl类设备控制器的功能,并搭建了测试模型,在Modelsim中仿真了其收/发帧及报文分析等功能,得到了符合IEC61375协议的帧波形。关键词:MVB控制器专用芯片FPGAMVBl类设备控制器MVB(多功能车辆总线)控制器是MVB上的核心处直到可以直接用EDA元件库中的基本元件实现为止。理器,它独立于物理层和功能设备,为在总线上的各个MVBl类设备控制器的顶层结构主要包括发送模块、接设备提供通讯接口和通讯服务。在MVB协议结构层次收模块和MVBl类模式控制模块(7-81,如图1所示。当中,MVB控制器完成链路层的功能,依靠物理层发送和MVBl类设备被16位主帧轮询时,1类设备控制器先判接收具有电气特征的电信号,同时为网络层提供过程数断该主帧的第11至4位是否与设备所配置的设备地址据(包括监视数据)、消息数据的变量接口。该接口采用相同,如果相同则表明该设备被寻址,需响应从帧或接TM(共享……
  • 所需E币: 4
    时间: 2019-12-25 10:48
    大小: 465.79KB
    上传者: 微风DS
    ise11.1破解license……
  • 所需E币: 5
    时间: 2019-12-25 10:16
    大小: 2.54MB
    上传者: 978461154_qq
    XilinxISE10.1深入辅导资料……
  • 所需E币: 5
    时间: 2019-12-25 09:44
    大小: 515.22KB
    上传者: 微风DS
    ISE11.3的破解……
  • 所需E币: 5
    时间: 2019-12-25 09:41
    大小: 430.04KB
    上传者: 二不过三
    ISE约束手册……