tag 标签: 抖动

相关帖子
相关博文
  • 热度 7
    2023-5-29 11:22
    647 次阅读|
    0 个评论
    干货 | 如何利用抖动消除ADC量化误差
    什么是抖动? 大多数朋友 都熟悉限制电子电路中噪声水平的方法。过滤是一种常用技术,可用于消除噪声成分或至少限制其带宽。在某些应用中,例如降噪耳机和降噪低噪声放大器( LNA )我们甚至可以测量主要噪声分量并将其从系统输出中减去以实现所需的性能。 尽管有这些应用,但在模数转换系统中我们需要噪声来提高电路性能。这种信号处理技术,称为抖动,故意将具有适当 PDF (概率密度函数)和 PSD (功率谱密度)的噪声信号添加到 ADC (模数转换器)输入(采样和量化之前),以改善某些系统的性能方面。图 1 显示了抖动系统的简化框图(该图表示一种称为非减色抖动的抖动)。 图 1. 显示抖动系统框图的示例图 第一次了解抖动时,可能会发现某种程度的噪声在某些情况下实际上是有帮助的,这违反直觉。抖动技术可用于三个不同的目的: · 通过打破量化误差和输入信号之间的统计相关性来提高理想量化器的性能 · 随机化非理想 ADC 上的 DNL (微分非线性)误差模式以提高无杂散动态范围( SFDR )性能 · 通过对缓慢变化的信号进行平均来提高测量分辨率 在本文中,我们将讨论抖动如何通过打破量化误差与输入信号之间的统计相关性来改进理想的量化器,但在此之前,我们需要了解一下 ADC 量化噪声。 ADC 量化误差的高级基础知识 ADC 是通过多个离散级别的连续范围的模拟值,这固有地增加了称为量化误差的误差。已进行大量研究以充分理解此误差。研究历史实际上可以追溯到 1948 年 WR Bennett 的一篇论文“量化信号的频谱”。今天,众所周知,在某些条件下,量化误差可以建模为一种附加噪声,在两者之间均匀分布图片 LSB2 ( LSB 表示转换器的最低有效位)。 此外,假定量化噪声为白噪声(即,在直流到 fs/2 的奈奎斯特带宽上均匀分布),总功率等于图片。 平坦频谱特性基于量化误差样本彼此不相关的假设。 在本文中,我们将这种量化误差模型称为 “量化噪声模型”。我们将很快讨论量化噪声模型并不总是有效;然而,对于许多实际应用来说,它仍然足够准确。下面的例子说明了为什么处理数据转换器的工程师喜欢这个模型! 10 位与 12 位 ADC :多少位就足够了? 让我们考虑一个应用,其中 ADC 的参考电压为 2 V 。假设 ADC 输入信号的噪声为 1 mV RMS (均方根)。对于 10 位 ADC , LSB 是图片,因此,噪声的 RMS 值等于 0.51 LSB 。 从量化噪声模型中,我们知道量化操作添加了 RMS 噪声图片 如你所见,量化噪声与来自输入的原始噪声相当。要找到系统的总噪声功率,我们应该将两个噪声源的功率相加: 对该值求平方根,得出总噪声的 RMS 为 0.59 LSB 。如果我们的应用不能接受此噪声水平,我们可以提高 ADC 分辨率以降低量化噪声。例如,对于 12 位 ADC ,输入噪声为 2.05 LSB RMS 。与输入噪声相比,量化噪声 (0.29 LSB) 现在几乎可以忽略不计。对于这个例子,总噪声 RMS 达到 2.07 LSB 。 12 位系统似乎可以为该应用提供足够的分辨率。 有了信号中的总噪声,我们就可以确定交流应用中的信噪比 (SNR) 或测量应用中的最小可检测信号。这里的重点是噪声模型使我们能够轻松地考虑量化过程对系统噪声性能的影响。 作为旁注,值得一提的是,上述讨论隐含地假设 ADC 添加的主要噪声是量化噪声。但这并非总是如此,随着我们提高 ADC 分辨率,量化噪声变得越来越小。在某些时候,与 ADC 内由 ADC 内部电路的热噪声和闪烁噪声产生的电子噪声相比,量化噪声可以忽略不计。今天的高分辨率ΔΣ (delta-sigma) ADC 就是这种情况。如果量化噪声可以忽略不计,则应考虑 ADC 的峰峰值输入参考噪声来分析系统噪声性能。 量化误差的频率成分 量化噪声模型的一个含义是误差与输入不相关。为了更好地理解这一点,请考虑图 2 中的波形。 图 2. 示例波形 上图中的左侧曲线描绘了 10 位量化正弦波的两个周期。右曲线显示量化误差。本例中,采样频率与输入频率之比为 150 。通过目测可以确认量化误差是周期性的(一个周期用橙色矩形表示)。此外,输入和量化误差信号之间存在相关性。由此,我们知道周期信号的频率成分集中在信号基频的倍数处。这意味着虽然量化噪声模型期望误差具有平坦的频谱,但量化误差具有一些强频率分量。 这是一个普遍问题:如果输入是正弦波并且采样频率是输入频率的倍数,则量化误差与输入信号相关。另一个示例如图 3 所示。 图 3. 显示相关噪声 (a) 和不相关噪声 (b) 的示例图 左侧曲线显示了输入为 2 MHz 正弦波且采样频率为 80 MSPS 时理想 12 位 ADC 的频谱。右侧曲线显示同一 ADC 的频谱,该 ADC 以相同采样频率采样 2.111 MHz 正弦波。正如所料,当采样频率与输入频率之比为整数时,输出端会产生输入频率的不同谐波。对于左侧曲线,系统的无寄生动态范围 (SFDR) 仅为 77 dBc 。通过稍微改变输入频率,谐波分量消失,我们得到一个草地般的本底噪声。 请注意,两种情况下量化误差的 RMS 值相同,导致 SNR 为 74 dBc ( 12 位 ADC 可获得的理论值)。对于这两种情况, RMS 误差都与量化噪声模型预测的值一致图片 ; 然而,误差的频谱在左图中并不平坦。 上述谐波成分是量化过程的一个伪影,与 ADC 电路的性能无关。这突出了一个关于 ADC 测试的重要注意事项:如果输入信号是采样频率的精确子倍数,我们对单音正弦波快速傅里叶变换( FFT )测试得到的频谱将受到量化过程伪像的影响。 总而言之,如果量化误差与输入相关,我们不能假设 ADC 只会增加输入的本底噪声。在这种情况下,量化噪声模型不再有效,量化过程会在输出频谱中产生显着的谐波分量。通常,我们更希望误差能量散布在较宽的频带上,而不是集中在某些特定频率上。 量化低幅度信号 量化低幅度信号也会导致量化误差与输入之间的相关性。低幅度信号可能成为问题的一个示例应用是数字音频系统。假设 ADC 输入的幅度下降到 0.75 LSB ,如图 4 所示。 图 4. 显示 ADC 输入下降幅度的示例图 如图所见,量化信号仅采用三个不同的值,并且具有类似方波的形状。我们知道方波的频谱包含基频的不同谐波。在上面的例子中,输入是 1.11 kHz 的正弦波,采样频率是 400 kHz (特意选择远高于奈奎斯特采样定理所要求的频率)。输出的 FFT 如图 5 所示。 图 5. 显示 FFT 振幅与频率的关系图 尽管输入频率 (1.11 kHz) 不是采样频率 (400 kHz) 的约数,但频谱包含大量谐波分量。这些谐波在图 6 提供的放大版频谱中更容易辨别。 图 6. 频谱的放大版本 抖动的优点 为了检查抖动技术,我们将具有三角形分布的噪声添加到上述信号中,然后对其进行量化。三角抖动 PDF (概率密度函数)的宽度取为 2 LSB 。波形如图 7 所示。 图 7. 添加具有三角分布的噪声并进行量化后的示例波形 在时域,好像信息丢失了,但是频域呢?新量化信号的频谱(上图红色曲线)如图 8 所示。 图 8. 新量化信号的频谱 抖动消除了谐波分量。事实上,谐波分量的能量分布在很宽的频带上。因此,当我们应用抖动技术时,我们预计本底噪声会略有上升。除了这种影响之外,添加到输入端的抖动噪声也会导致本底噪声增加。 上面的例子清楚地显示了抖动在频谱分析应用中的优势。然而,有趣的是,即使不将信号转换到频域,我们也可以从抖动中获益。例如,在数字音频中,无特征背景噪声的增加(由于抖动)在感知上比量化器引入的人工谐波更容易接受。 从抖动噪声中获益 量化噪声模型的一个含义是量化误差与输入不相关。如果不是这种情况,则量化操作会引入一种失真,有时称为 “量化失真”。通过添加抖动噪声,消除了量化误差与输入之间的相关性。这因此消除了由量化操作产生的谐波分量。这样,抖动可以提高理想量化器的性能。 最后一点,值得一提的是,在大多数系统中输入信号具有足够的噪声,因此不需要添加额外的抖动噪声来打破量化噪声与输入之间的相关性。此外, ADC 的输入参考噪声可能足以产生相同的抖动效果。 关注公众号“优特美尔商城”,获取更多电子元器件知识、电路讲解、型号资料、电子资讯,欢迎留言讨论。
  • 热度 11
    2023-5-25 15:08
    916 次阅读|
    0 个评论
    当心画面显示差 厂商该注意的帧到帧抖动问题- Frame to Frame Jitter
    Allion Labs/Henry Hung 抖动 (Jitter),是指周期讯号的时间与理想时间的差异,简单来说,抖动就是电子讯号的传递时间的误差。显示设备在讯号传递过程中产生严重的Jitter现象,会使显示图像的像素发生非预期的变化而产生失真,此失真可能产生画面抖动、分辨率下降、亮度下降或是颜色失准等问题产生。 到底是什么原因造成讯号的传递上出现了问题?显示器的类型及应用有许多种,综合不同显示设备可能会发生的因素,百佳泰将在本文中分享,以下列举几个项目: 模拟数字及数字模拟转换器发生采样、还原误差 外部的电磁干扰防护不足 导线长度的增加或过长 连接线的接头质量不佳 不精确的控制设备 了解了Jitter发生的可能原因之后,我们来看看当市场上的显示设备发生Jitter问题时,会产生什么消费者不能接受的异常状况: 将机顶盒或是影像设备输入到显示设备,模拟/数字讯号转换成数字/模拟讯号时,影像发生了分辨率下降或画面噪声变多等情况。 户外的商用电视很容易因外部的磁场受到干扰,若使用场域有强大的磁场如高压电线太近或是其他因素,将造成肉眼可见的水波状扭曲。 在布线时,因连接线过长的原故,以致于电视画面闪烁或是屏幕不出画面等情形。 质量不良的连接线接头,因长时间使用或多次的插拔之后,发生讯号无法正常传输,有时正常、有时没画面的状况。 投影设备在用手机做无线投影时,与手机的兼容性不好,在沟通讯号时发生Jitter,很容易发生投影失败或是影像卡顿等。 Jitter 是电子产品特别需要避免的现象,从上面的案例来看,过多的Jitter可能会因为不同产品的机制,而衍伸各种情况。 有了初步理解之后,我们再来针对显示器的Jitter的状况加以讨论。 显示设备因Jitter而造成的失真影响如抖动、游动及漂移,请见下图是一张静止的风景图。 我们都知道一张画面的呈现是由像素构成,如果将图片中的山峰部分放大,可以发现,是由无数个不同颜色的像素来绘制出山项及山坡的形状。 不管是静态的图片、动态的影片或游戏画面,你所见到的画面都是要透过持续不断的画面刷新,就像是翻纸动画的概念一样,每帧(frame)就是一张纸。 每一帧再由许多像素来构成,每一像素的刷新是由帧到帧(frame to frame)的不停的刷新下去,例如60Hz的屏幕,1个像素在1秒内会被刷新60次,经过10秒的话则会被刷新600次,只要不停止显示,就会持续刷新下去。 以一张静态的图片来看,正常来说每一次的画面刷新,每个像素应该是稳定且不断显示同一颜色,画面才会一直维持正常。 但是,如果因显示器遇到过多的Jitter现象之后,像素的颜色刷新无法稳定的显示同一颜色,会出现颜色差异。 当过多的像素不能如预期的稳定的呈现,使用者就很容易发现画面上的不正常,这就是为什么影像或是影片会出现扭曲、变暗、破图等不可预期的现象。 根据以上的特性,百佳泰通过高精度的拍摄器材,利用不同的帧数进行像素构成比较,提供可量化的Frame to Frame Jitter (帧到帧抖动)的量测,并能应用于不同的产品及使用场域下。
  • 热度 7
    2023-3-15 16:51
    793 次阅读|
    0 个评论
    高速电路设计:信号完整性及低抖动元器件
    随着科技的发展,我们传输的数据变大,传输的距离变长,对频率稳定度的要求变高。 差分输出(例如PECL, LVDS, HCSL) 可以满足高速数据传输。 信号完整性(SI) 信号完整性包括由于互连结构、电源系统、电子器件等引起的所有 信号质量及延时等问题 。高比特率和更长的传输距离会让信号受到噪声,失真,损耗等影响。信号波形畸变导致电路无法正确的接收信号,从而导致电路不正常工作。在接收信号中,可能错误判断发送器输出的“0”、“1“。 晶振的抖动和相噪 晶振作为核心的电子器件。选择KOAN低相噪晶振,即KJ系列可以满足在精密电子仪器,无线电定位,高速目标跟踪和宇航通信等领域的需求。更多内容:《 晶振参数:相位噪声&抖动 》。抖动是信号偏离理想位置的程度,表示的是时域特征。从频域来看,对应的参数是相位噪声。时间和频域之间的关系互为倒数Time=1/Frequency. 相位噪声的形成因素主要三方面:A区主要是晶体Q值来决定; B区主要是晶体外围电路(包括IC)来决定; C区主要是信号输出(白噪声)来决定. 电源完整性(PI) 除了选择低抖动的元器件以外, 稳定的电源输出 也是一个重要因素。电源完整性是电源波形的质量。在充放电过程中,电池的电压也会发生变化。电源噪声控制在合理的范围内,为芯片提供稳定的电压,实时响应负载对电流的快速变化,并能够为其他信号提供低阻抗的回流路径。以 KOAN温补晶振 为例,电压变化会产生±0.3ppm的频率变化。电路设计中,PMIC电源管理芯片可以根据需要提高、降低或者调节电压,然后把调整后的电压提供给系统子组件使用。
  • 热度 2
    2022-8-9 09:55
    2078 次阅读|
    0 个评论
    晶振是石英晶体谐振器(quartz crystal, Xtal)和晶体振荡器(crystal oscillator, XO)的统称,两者的性能、价格不一样,用法也完全不同。 其中,谐振器(Xtal)是石英晶片的封装体,这个晶片从石英晶体按一定方式切割而成,并经过了整形、抛光、镀电极、调整等一系列真空操作,能以很高的Q值在指定的频率起振。Xtal属于无源元件,不包含起振电路,但在电路分布上与包含驱动电路的IC芯片紧密相连。 晶体振荡器(XO,右)与石英谐振器(Xtal,左)的内部结构 相较而言,晶体振荡器(XO)是一个完整的电路,包含了谐振片(Xtal)、振荡电路、输出驱动器和锁相环电路(PLL)。XO以一定的频率和信号格式输出时钟信号,如CMOS、LVDS、LVPECL等格式。电路中,XO可直接连接MCU等芯片,或者通过缓存的馈送提供特定频率的多个版本。 那么,到底该选择晶体谐振器(Xtal),还是振荡器(XO)?这需要考虑以下指标。 时钟精度要求高吗? 目前,许多消费类和电池驱动型物联网设备都采用SoC芯片,通常需要时来同步,这样的芯片内部通常集成了振荡电路,只需外接一个石英镜片即可,这时选择谐振器(Xtal)比较合适。 对于高端应用,如数据中心、通信、工业自动化等,应用条件严苛,工作环境较差,通常会外接一个带有保护装置的XO,作为SoC芯片内部PLL的参考时钟。这时如果选择晶体谐振器,宕机的概率比较大。 抖动指标是多少? 时序抖动(Timing jitter)是衡量时钟信号纯度的有效指标。抖动越小,时钟信号的噪声就越小。由于晶体振动器(XO)担当着系统“心跳”的角色,输出一个清晰、低抖动的时钟信号非常必要。这里,抖动可通过示波器的时域,或相位噪声分析仪的频域进行测量。 需要可变频率吗? 很多振荡应用只需要一个单一、固定的频率,如16.9344MHz、156.25MHz等。但在某些情况下,却需要振荡器提供可变频率。例如,12G-SDI视频格式就需要在297MHz和297/1.001MHz这两个不同帧率的视频之间切换。 虽然大多数情况下,电子工程师可能并不知道最终设计的准确频率是多少,但是他们需要一个振荡器作为频率参考。对这些应用,理想的方案是选择一个能提供多个频率、已经预先设置并保存的XO晶振,如采用双封、四封的多振荡器产品。 XO晶振的另一形式是I2C可编程晶振。这种晶振具有最大的频率灵活性,在很大频率范围内具有恒定的低抖动性能。这些器件可在线编程,可提供几乎无限数量的频率。 频率稳定性很重要吗? 频率稳定性指XO晶振的输出频率随温度变化而偏移的大小,以PPM为单位,通常有±20ppm、±50ppm、±100ppm。如果频率偏移超出了应用预期值,就很可能发生时序紊乱。 当然,衡量XO晶振频率特性的还有总体稳定性参数,这个参数还包括了25°C的初始准确度,以及经过一段老化时间后的数值的总和。 同样,石英谐振器经过较长一段时间后,输出频率也会慢慢的发生偏移。在规格书(datasheet)上,有的晶振供应商标出的是25°C一年时间的老化值,有的是10年或更长时间的数值,这也需要引起注意,以免混淆。
  • 热度 8
    2022-6-21 08:41
    6882 次阅读|
    2 个评论
    谈谈晶振的相位噪声(Noise)和抖动(jitter)
    晶振是个大家族,除了SPXO外,更有压控晶体振荡器(VCXO)、温补晶体振荡器(TCXO)、恒温晶体振荡器(OCXO),以及数字补偿晶体振荡器(MCXO或DTCXO),每种类型都有独特的性能,例如相位噪声和抖动(jitter)这两个指标。 什么是相位噪声和抖动? 简单讲,抖动(jitter)是某一事件的时程与理想时程的时间偏差,单位以fs(微微秒、飞秒,即10-15秒),或者ps(皮秒,1ps = 1000fs = 10-12秒)表示。 如果用仪器测量,呈现出的是信号的频域特性,称作“相位噪声(Phase Noise)”。本质上,这两者是一样的,只是表述方式不同而已。 (1)抖动 抖动分确定性抖动(Deterministic jitter,DJ)和随机性抖动(Random jitter,RJ)两种。DJ通常幅度有限,以单位时间表示;RJ为高斯分布,以RMS均方根值表示,RMS Jitter值大小与振荡输出频率成反比。 晶体振荡器的RMS Jitter值与输出频率成反比 晶振的抖动通常由噪声引起,并导致频率不稳定。对于精密电子仪器、无线电定位、高速目标跟踪和宇航通信等应用领域,选择低噪声晶振十分重要。 (2)相位噪声 相位噪声(Phase Noise)是抖动在测量仪器上的表现,通常定义为一个振荡器在某一偏移频率fm处1Hz宽带内的单边信号功率和信号总功率比值,单位是dBc/Hz,通常表示为dBc/Hz@fm。 若没有相位噪声,振荡器的整个功率都集中在f0(10MHz为例),功率频谱就是一条以f0为中心的直线,且信号为纯正的正弦波。但是任何信号都有不稳定性,从而产生了边带sideband。 相位噪声的来源主要有三方面: (1)晶体品质Q值。高频晶体有很高的近载波相位噪声(Close-in Phase Noise), 因为他们有低的Q值和更宽的边带。 (2)晶体外围电路:包括包括IC、RC元件、引脚等。 (3)信号输出(白噪声)。 高速系统对晶振相位噪声的要求 在通信网络、无线传输、ATM和SONET等高速系统中,时钟或振荡器波形的时序误差会限制一个数字I/O接口的最大速率。不仅如此,它还会导致通信链路的误码率增大,甚至限制A/D转换器的动态范围。有资料表明,在3GHz以上的系统中,时间抖动(jitter)会导致码间干扰(ISI),造成传输误码率上升,这就要求晶振选型必须满足严格的抖动指标。 如果需要设备即开即用,就必须选用VCXO或温补晶振;如果要求稳定度在0.5ppm以上,则需选择数字温补晶振(MCXO)。模拟温补晶振适用于稳定度要求在5ppm~0.5ppm之间的需求。VCXO只适合于稳定度要求在5ppm以下的产品。在不需要即开即用的环境下,如果需要信号稳定度超过0.1ppm的,可选用OCXO。 面向高速通讯应用的高频低噪声晶体振荡器 一般来说,晶体振荡器的相位噪声在远离中心频率的频率下有所改善。TCXO和OCXO振荡器以及其它利用基波或谐波方式的晶体振荡器具有最好的相位噪声性能。采用锁相环合成器产生输出频率的振荡器比采用非锁相环技术的振荡器一般呈现较差的相位噪声性能。例如,对于需要低噪声、稳定和精确时钟源的工业级设备(比如收发器模块或数据中心),可选择150fs小型塑封石英PLL振荡器;而通讯、导航、雷达应用领域的要求会有更高如50fs,这需要将100MHz以上基波起振的高频石英晶体单元与噪音特性优越的振荡IC相组合。
相关资源
  • 所需E币: 1
    时间: 2023-3-29 21:00
    大小: 1.17MB
    上传者: 指的是在下
    基于MRV原理的锁相环抖动BIST电路优化与实现_通信论文
  • 所需E币: 1
    时间: 2023-3-29 20:35
    大小: 1.17MB
    上传者: 指的是在下
    基于MRV原理的锁相环抖动BIST电路优化与实现
  • 所需E币: 1
    时间: 2023-3-29 12:36
    大小: 1.17MB
    上传者: 指的是在下
    基于MRV原理的锁相环抖动BIST电路优化与实现.pdf
  • 所需E币: 3
    时间: 2022-12-6 01:52
    大小: 363.77KB
    上传者: 大大银河
    数字定时:时钟信号、抖动、迟滞和眼图.pdf
  • 所需E币: 0
    时间: 2022-10-6 14:35
    大小: 1.59MB
    上传者: ZHUANG
    青藏铁路综合视频监控系统室外摄像机抖动频率特征分析
  • 所需E币: 0
    时间: 2022-10-6 10:26
    大小: 206.95KB
    上传者: ZHUANG
    基于FPGA的视频监控系统的防抖动研究
  • 所需E币: 3
    时间: 2022-6-6 16:17
    大小: 699.46KB
    上传者: xyzzyxaaa
    95基于AMEsim的三缸发动机熄火抖动研究_20180427.pdf
  • 所需E币: 2
    时间: 2022-1-19 13:26
    大小: 5.61MB
    上传者: 土豆信心
    从数学分析角度,讲解通信信号噪声,抖动,以及对策等,偏底层理论分析,适合研究生或信号处理相关的人员学习。
  • 所需E币: 2
    时间: 2022-1-5 22:17
    大小: 1.67MB
    上传者: czd886
    基于FPGA的全景视频拼接系统的防抖动设计
  • 所需E币: 0
    时间: 2021-4-13 17:47
    大小: 2.35MB
    上传者: Argent
    Mentor在电子电路设计,PCB设计制作在业内有很大的影响力,本专题是Mentor在电路原理图与PCB设计的参考资料,仅供参考。
  • 所需E币: 1
    时间: 2021-4-8 10:09
    大小: 1.53MB
    上传者: czd886
    基于TMS320F28335的频率抖动技术
  • 所需E币: 0
    时间: 2021-3-25 01:35
    大小: 271.91KB
    上传者: stanleylo2001
    采用SiT9120时的10GbE抖动预算
  • 所需E币: 0
    时间: 2021-3-25 02:30
    大小: 560.22KB
    上传者: stanleylo2001
    时钟抖动和测量抖动是一组信号边沿与其.
  • 所需E币: 2
    时间: 2021-3-17 18:19
    大小: 560.22KB
    上传者: xiaosh728
    时钟抖动和测量抖动是一组信号边沿
  • 所需E币: 1
    时间: 2021-3-17 17:38
    大小: 271.91KB
    上传者: czdian2005
    采用SiT9120时的10GbE抖动预算.
  • 所需E币: 5
    时间: 2021-1-26 14:06
    大小: 53.88MB
    上传者: eeNick
    《高速系统设计:抖动、噪声与信号完整性》,电子工业出版社出版,外文书名:Jitter,NoiseandSignalIntegrityatHigh-Speed,作者:李鹏(MikePengLi)(作者),李玉山(译者),潘健(译者),初秀琴(译者),等(译者)。本书着重介绍了最新的抖动、噪声、误码(JNB)和信号完整性问题的解决方案,内容涉及理论、分析、方法和应用。本书讨论了链路部件和整个系统中的误码及信号完整性难题;论述了与误码及信号完整性有关的术语、定义、基本概念和产生根源;给出了最新的理论、分析、方法和实际对象,引导读者从最基本的数学、统计学、电路与系统模型出发,直到掌握最终的应用技术。本书的重点在于研究时钟及串行数据通信中的应用问题,涵盖误及信号完整性的仿真、建模、诊断、调试及一致性测试等。《高速系统设计:抖动、噪声与信号完整性》图书目录第1章绪论1.1抖动、噪声和通信系统基础1.1.1什么是抖动、噪声和信号完整性1.1.2抖动和噪声如何影响通信系统的性能1.2时序抖动、幅度噪声和信号完整性的根源1.2.1固有噪声和抖动1.2.2噪声转化为时序抖动1.2.3非固有噪声和抖动1.3抖动、噪声的统计信号描述1.3.1峰峰值和均方根RMS描述1.3.2抖动或噪声的概率密度函数及分量描述1.4抖动、噪声和BER的系统描述1.4.1参考基准选取的重要性1.4.2串行数据通信中的抖动传递函数1.5抖动、噪声、误码率和信号完整性研究述评1.6全书概要参考文献第2章抖动、噪声及信号完整性的统计信号与线性理论A部分:概率、统计量和随机信号2.1随机变量及其概率分布2.1.1随机变量和概率2.1.2概率分布函数2.2统计估计2.2.1数学期望或均值2.2.2方差2.2.3矩2.2.4切比雪夫不等式2.2.5相关性2.3采样与估计2.3.1采样估计与收敛2.3.2中心极限定理2.4随机过程与谱分析2.4.1随机过程的PDF和CDF2.4.2随机过程的统计估计量2.4.3几种随机过程形式2.4.4信号功率和功率谱密度(PSD)B部分:线性系统理论2.5线性时不变系统2.5.1时域分析2.5.2频域分析2.5.3LTI系统的性质2.6LTI系统的统计估计量2.6.1均值2.6.2自相关函数2.6.3均方值2.7LTI系统的功率谱密度2.7.1输出的功率谱密度2.7.2输出自相关函数2.8小结参考文献第3章抖动及噪声的根源、机理与数学模型3.1确定性抖动(DJ)3.1.1数据相关性抖动(DDJ)3.1.2周期性抖动(PJ)3.1.3有界不相关抖动BUJ3.2随机抖动3.2.1高斯抖动3.2.2高阶f—α抖动3.3总抖动PDF与功率谱密度3.3.1总抖动的PDF3.3.2总抖动的功率谱密度3.4小结参考文献第4章抖动、噪声、误码率及相互关系4.1眼图和BER要点4.2总抖动PDF与各分量PDF的关系4.2.1总抖动的PDF4.2.2抖动PDF的卷积4.2.3眼图结构对应的抖动PDF4.3总噪声PDF与各分量PDF的关系4.3.1总幅度噪声的PDF4.3.2噪声PDF的卷积4.3.3眼图结构对应的噪声PDF4.4时序抖动和幅度噪声的联合PDF4.4.1通用二维PDF4.4.2二维高斯分布4.5BER与抖动/噪声的关系4.5.1时序抖动和BER4.5.2幅度噪声和BER4.5.3抖动和噪声共同作用下的BER4.6小结参考文献第5章统计域抖动及噪声的分离与分析5.1抖动分离的原因和目的5.1.1实际抖动分析及测试中的直接观测量5.1.2表征、诊断和调试中的需求5.1.3统计域中抖动分离方法概述5.2基于PDF的抖动分离5.2.1针对PDF的尾部拟合法5.2.2通过反卷积确定DJ的PDF5.3基于BERCDF的抖动分离5.3.1针对BERCDF的尾部拟合法5.3.2“变换的”BERCDF的尾部拟合法5.3.3从BERCDF或Q因子中估计DJPDF5.3.4从BERCDF中估计总抖动TJ5.4直接型双狄拉克抖动分离法5.4.1总抖动PDF5.4.2总BERCDF5.4.3直接型“双δ”DJ模型的精度5.5小结参考文献第6章时域、频域抖动及噪声分离与分析6.1抖动的时域及频域表征6.1.1抖动的时域表示6.1.2抖动的频域表示6.2DDJ分离6.2.1基于抖动时间函数的分离法6.2.2基于傅里叶频谱或PSD的分离法6.2.3从DDJ中分离DCD和ISI6.3PJ,RJ及BUJ分离6.3.1基于傅里叶频谱6.3.2基于PSD6.3.3基于时域方差函数6.4脉宽拉缩6.4.1PWS的定义6.4.2PWS的平均和DDJ6.4.3PWS估计6.5时域、频域抖动分离法对比6.6小结参考文献第7章时钟抖动7.1时钟抖动7.1.1时钟抖动的定义7.1.2时钟抖动的影响7.2几种抖动的定义和数学模型7.2.1相位抖动7.2.2周期抖动7.2.3周期间抖动7.2.4相互关系7.3时钟抖动与相位噪声7.3.1相位噪声7.3.2相位抖动到相位噪声的转换7.3.3相位噪声到相位抖动的转换7.4小结参考文献第8章锁相环抖动及传递函数分析8.1锁相环简介8.2PLL时域及频域行为8.2.1时域建模与分析8.2.2频域建模与分析8.3PLL功能及参数分析8.3.1功能分析8.3.2参数分析8.4PLL抖动及噪声分析8.4.1相位抖动功率谱密度(PSD)8.4.2方差及PSD8.5二阶PLL分析8.5.1系统传递函数8.5.2特性参数8.5.3抖动及传递函数分析8.6三阶PLL分析8.6.1系统传递函数8.6.2特性参数8.6.3抖动和传递函数分析8.7与PLL传统分析方法的对比8.8小结参考文献第9章高速链路抖动及信号完整性机理9.1链路系统的体系结构与部件9.2发送器9.2.1发送器子系统体系结构9.2.2性能的决定性因素9.3接收器9.3.1接收器子系统体系结构9.3.2接收器性能的决定性因素9.4信道或媒质9.4.1信道材料和特性9.4.2信道中的其他损耗9.5参考时钟9.6总链路抖动预算9.7小结参考文献第10章高速链路抖动及信令完整性的建模与分析10.1线性时不变近似10.2发送器建模与分析10.2.1发送器数据位流10.2.2发送器均衡10.2.3发送器抖动相位调制10.2.4发送器噪声幅度调制10.2.5发送器损耗10.2.6发送器驱动器10.3信道建模与分析10.3.1信道线性时不变LTI建模10.3.2信道传递函数10.3.3通用信道模型10.4接收器建模与分析10.4.1接收器损耗10.4.2接收器时钟恢复10.4.3接收器均衡10.4.4接收器参考电压噪声的幅度调制表示10.4.5接收器驱动电压噪声的幅度调制表示10.4.6接收器驱动器10.5小结参考文献第11章高速链路抖动及信令完整性的测试与分析11.1链路信令及其对测试的影响11.1.1标称链路信令测试的含义11.1.2高级链路信令测试11.2发送器输出测试11.2.1标称串行链路信令的发送器测试11.2.2高级串行链路信令的发送器测试11.3信道及信道输出测试11.3.1基于S参数的信道测试11.3.2带有参考发送器的信道测试11.4接收器测试11.4.1标称链路信令的接收器测试11.4.2高级链路信令的接收器测试11.4.3接收器内部抖动测试11.5参考时钟测试11.6锁相环测试11.6.1无激励的测试方法11.6.2基于激励的测试方法11.7环回测试11.8小结参考文献第12章总结与展望12.1总结12.2展望
  • 所需E币: 3
    时间: 2020-12-27 16:25
    大小: 799.55KB
    上传者: stanleylo2001
    系统采样以及时钟相位噪声和抖动的影响[中文版]
  • 所需E币: 0
    时间: 2020-12-22 11:33
    大小: 1.12MB
    上传者: czd886
    应用于开关电源芯片的频率抖动技
  • 所需E币: 0
    时间: 2020-12-24 15:43
    大小: 705.35KB
    上传者: samewell
    ADI_∑-Δ型ADC时钟—不仅仅是抖动
  • 所需E币: 0
    时间: 2020-12-22 15:22
    大小: 515.96KB
    上传者: samewell
    双环路时钟发生器可清除抖动并提供多个高频输出