标签: sas3

申明： 因各方面原因，如文档有写的不对之处，还请各位大爷指 点与包涵。 有些资料信息是网络得来的，如果有资料涉及知识产权方面问 题， 请与我联系。 欢迎转载，请注明出处，谢谢！   下边看看叠层信息：   正常关注点：叠层分配，每层厚度，整板厚度 高速关注点：叠层分配，材料，每层厚度，整板厚度，阻抗   叠层分配： 6层板，三层信号层，三层电源层 在后边信号分析中会分析下边这些有关叠层的问题： 6层叠层的分配为什么要这样分配top-gnd1-pwr-signal-gnd2-bottom，是从哪些方面来考虑？ 板子线比较少，可不可以用4层板来做，应该是注意哪些方面？   每层厚度： 板材参数+ 线宽—阻抗控制 整板厚度： 57.36（理想数据） 实际62mil（1.6mm）   板材信息： FR408（可在isola官网上查到FR408的参数）            板材选择方面信息，可搜关键字：如何选择高速板材（上，中，下）         1)低损耗、耐CAF/耐热性及机械韧（粘）性（可靠性好）       2)稳定的Dk/Df参数（随频率及环境变化系数小）         3)材料厚度及胶含量公差小（阻抗控制好）        4)低铜箔表面粗糙度（减小损耗）        5)尽量选择平整开窗小的玻纤布（减小skew和损耗）        6)用一般的制程即可加工（加工性好）        7)材料可及时获得性       8)环保要求 结论引用（http://www.edadoc.com/cn/jswz/show_540.html）   叠层的设置是要综合很多方面来考虑设置的，要具体情况具体分析。 一般叠层设置考虑以下几个因素：BGA出线，电源的种类，阻抗控制，信号层与平面层参考，关键信号与电源的特殊要求，信号对板材的要求，叠层对称性，生产工艺   下边地址是一个板厂的一些叠层与阻抗设计的模板： 百度云： 链接: http://pan.baidu.com/s/1ntDze1z 密码: ae56   叠层看完了，下边就是信号分析

申明： 因各方面原因，如文档有写的不对之处，还请各位大爷指 点与包涵。 有些资料信息是网络得来的，如果有资料涉及知识产权方面问 题， 请与我联系。 欢迎转载，请注明出处，谢谢！   在分析过孔前，还一个要补充说明上节走线时漏下的点，差分线内 等长绕线时，绕线的准则，如 8 所示 图 8   过孔 : 过孔对于 PCB 来说是一个连接相同信号不同层的桥梁 下边就用桥梁来类比过孔了 当一条路上，车都是小车，流量也不大时，可以用一座普通桥梁就 可以了（普通 VIA ） 当一条路上，车很多且川流不息，那就要保持整个通道的宽度不发 生变化了（高速 VIA ） 当一条路上，跑的车都是大车，那就要保持整个通道的最小宽度与 承载量了（电源 VIA ）   普通 VIA 与电源 VIA 没什么好说的，重点来分析高速信号下通道中 VIA 的参数影响，还有一些注意点。 这节很多知识都是参考网络上的信号完整性分析下的结果，不过有 些经验，不要量化分析，也是可以直接用在平常的 PCB 设计中的。   首先下看下 VIA 的结构，如图 9 所示              图 9 包含有：过孔焊盘，板通孔，隔离盘 高速过孔，我们要保证它在整个通道的与其它元素的阻抗一致性， 就是从 VIA 的结构元素中，一个一个的优化它们，从而达到要求。 就是上边所说的过孔焊盘，板通孔，隔离盘这三个元素。 具体的优化过程，可以找些资料来看，因为我也不懂，我是应用为 主。有些资料应该可以分享： Altera:  https://www.altera.com/content/dam/altera-www/global/en_US/pdfs/literature/an/an529.pdf HFSS:  有一个 3D VIA 生成插件（网络可以下载到，关键字： hfss 3d via Wizard ）   现在来看来， TI 的 DEMO 上是怎么处理的。 1 ：参考层的隔离圈，是差分对过孔共用一个椭圆型的隔离圈 （ anti-pad ）   2 ：差分对过孔旁边，都一个粉色过孔。这一对粉色过孔（ GND 网络 （广义一点，就是信号参考层的网络属性）），是为信号换层，提 供一个最近的回流路径（这一点很重要，也在大部分的高速 PCB 中 会频繁使用）     3 ：在 PWR ， signal 层，如下图所示都有一个大椭圆隔离圈，就是把 差分对过孔和提供最近回流路径过孔与其实信号都做一定的隔离 （这图片一直上不了，可以在DEMO板上pwr,signal层做到具体形式）   4 ：在叠层那一节中，有提有俩个问题，关于叠层的安排问题，在 这里，来说说我的理解： A ：插件 J2 到 U1 的信号有点交错，所以走线就要有俩层，通过过孔 来调节线序，然后因为信号的原因，信号走线的每一层都必需要有 一个参考层来参考，所以要加俩个 GND 层，就 4 层了。然后再加 个 PWR 来走电源，其实这板子上的信号线都可以俩层走完，但为了 保持对称性与有钱任性，再加个 signal 层了。 B ：还有个问题，用 4 层可以不可以？   是可以的，但需要注意一些点   假设叠层如： top-gnd-signal-bottom 1 ：差分信号的参考层（也就是说，要在 bottom 层的差分对上边的 参考层 signal 层处铺上 GND 铜皮，最重要的是还要打 GND 过孔，保持 优秀的连接性） 2 ：板子电源比较简单，完全可以在 signal 层，走出符合板子电源 要求的通道（必需要加强电源的通道上的滤波性能） 3 ：其它不太重要的走线，也可以走在 signal 层上 总结：最重要的是前面俩点，不能含糊。第三点可以折中处理   C ：差分对为什么要走在 top 与 bottom 上，我可以不可以，走在内 层，叠层是这样的： top-gnd-signal-gnd-pwr-bottom ，差分信号 走在 top 与 signal 上？ 可是可以，这样的走线，会引发一个新的问题 via-stub （如图 9 所 示的过孔残桩），要解决这一问题，要加一个生产工序（背钻，把 过孔残桩给钻掉） 关于这方面的资料，搜索关键字： via stub, back drill Altera:  https://www.altera.com/content/dam/altera-www/global/en_US/pdfs/literature/an/an529.pdf   5 ：过孔在通道等长处理时，也是一个不能忽略的元素， allegro 中 有加入 VIA 数据来计算通道长度的选项。 这个选项正确应用的前提是，你在软件中的叠层设置要符合板子的 实际情况，不然的就，就算计算出来，也是错的。   过孔就到这里了，下面是焊盘的一些分析

Y 话 PCB 系列—— DS125BR401A  官方 DEMO 板鉴赏 + 学习 + 找茬   申明： 因各方面原因，如文档有写的不对之处，还请各位大爷指点与包涵。 有些资料信息是网络得来的，如果有资料涉及知识产权方面问题，请与我联系。   一直不断学习的一个因素，不让别人把自己吹的牛 X ，花式撮破 讨论为主，吹牛为辅！！   DEMO板的意义在很大程度上可以说是芯片功能的实现，所以在做产品时别太迷信 DEMO 板，具体情况具体分析。   板子信息可到官网浏览与下载 首先明白板子的大概功能，有个大方向，才能更好关注板子的重点。   此参考设计使用可配置的均衡、去加重和输出电压来扩大高速 SAS-3 数据路径的链路距离和损耗预算。它通过 miniSAS-HD 接口支持从 1.5 Gbps 到 12 Gbps 的 SAS 和 SATA 接口。 关注点： SAS-3 ， 1.5 Gbps 到 12 Gbps 解读： 在一定的程度上信号到了 12Gbps ，应该算是超高速了，那在看这板子时，就要有了高速信号的相关知识了 如：差分线，阻抗控制，叠层设置，等长， 3W 规则，低电压，容差值。。。   有了上边的信息了解，就相当于对这板子在了定性的分析了，现在就查看板子上的规则的具体实现方式了。   主芯片相关信息， layout 的关注点：   芯片电流不大，电压 2.5V or 3.3V ，工作电压的容差值为 +-0.125V ，比较少，要注意电源入口与芯片的相对距离，通道的宽度，滤波电容的多少与位置   图 1                          图 2 可以看到芯片 2.5V 管脚都有一个 100n 的电容 红箭头处的 3.3V 没有管脚电容 板上电源输入接口与芯片相对位置如图 1 ， 2 所示 3.3V 接口处有一滤波电容 2.5V 接口处没有滤波电容 通过查看前边的芯片参数来看，电源通道的大小是没什么问题，唯一要考虑的是，信号与电源的相互干扰方面，后边这方面会有一定的分析。 2.5V 与 3.3V 的通道是在 pwr 与 signal 层上，而这俩层是相邻层，为什么这样处理了，可以找下这方面的理由？ 提示：从芯片的供电，板子结构角度来分析 供电通道在保证通流与压降方面的情况下，没必要铺大范围，可能是引起不必要的麻烦。   图 3 这板子上的 2.5V 是芯片的供电，如图 3 红色圈出来那样，而这板子上的 2.5V 通道（蓝色部分）铺的到处都是，我认为不可取。铜皮可以适当裁剪下，特别是 miniSAS-HD 接口处的。 供电部分就这样了。 下边分析的是叠层 欢迎转载，请注明出处，谢谢！