前仿真后仿真，不清楚就一起看下了

结合一个共模电感使用疑惑聊聊前仿真存在价值

业余兼职仿真也有两三年了，但是一直没有搞过前仿真，一般只是在辅助分析问题时候借用仿真偷下懒，验证下思路和想法。可能好多小伙伴会说出硬件界名言，问题解决成本随着时间推移是成几何倍数增加的，你为何不在设计阶段解决？时间久远当年的业界名言洗脑，也忘得差不多了。

基本意思应该是，对于一个问题解决，如果在设计阶段发现解决成本是1，生产阶段解决成本就是10，等到量产客户使用中解决成本就是100。所以也经常会被喷，看到你的分析报告很轻松就分析出来了，这个也反映了问题明明可以在设计出解决的问题为啥量产阶段才发现和解决？

这种也就引出了一个问题，是否可以在前仿真上边玩玩，卖弄卖弄，表现表现，或许不经意之前会发现一些问题了。尽管我只是个测试的，但是时间长了年纪大了混成了问题分析人员了。

那我们就从一个串行高速信号上用的共模电感的故事开始吧！

故事就从这幅图开始吧！

问题出处

前几天一同事内部通讯给我，问我懂DP不，我说有事说事。说了我才知道我懂不懂这个问题，会不会回答，要不要学习，这一切前提都是看这个事情细节。这个听起来有点像一个段子，你问我在不，我说我在你要是借钱了，我说我不在你要是请我吃饭了。所以不要问我在不在，有事说事，该在的时候就在，该不在的时候就不在。

同样也该懂得时候就懂，不该懂的时候就不懂，这个你明白的。

第一次做TypeC接口DP产品，代理商提供的参考设计电路图，DP高速走线上有共模电感并联在网络上，问我这是什么道理？

我说你先看下共模电感pin脚定义，进出对应关系，另外再确认清楚原理图，看下有无DSN看下DSN是否也是这样（是否pdf转换除了问题）。我没有见过并共模电感的，但是我有办法看下并联的效果对比。

剩下都是没营养的互相恭维，但是得干正事了，要发板了，现在的设计还是按照参考设计在高速线上并联磁珠。得尽快给我答复，是否能行，不能行需要发给别人确认。

简单分析

首先说一句，高速差分线上并联磁珠第一次听说，有没有作用我也不知道。因为我没有做过，但是认为这种使用会有副作用，怎样产生副作用？这个得从共模电感原理说起，共模电感原理是啥？这个还是问Mutra、TDK之类答复比较正式顺便再看下CMC模型机理和初中还是高中物理上的左手定则右手定则之类。

纯理论的东西就不讲了，枯燥乏味，我们是攻城狮，重在输出。有找资料、筛选资料、理解资料、分析这会，仿真已经完成了。这个应该能算上前仿真吧！看起来挺靠前的，那就是前仿真了。而且这次新换了个工具，也第一时间和大家分享下。

仿真搭建

懒得搞DP了，还得去找仿真模型文件，直接用HDMI仿真模型代替。也懒得导入pcb提取参数，直接做个耦合差分线用来评估共模电感串并联在高速差分线上差别就好。不用太认真的，太认真就太累了。能说明问题就好了。

花了一天时间学习这个工具，第一次用，所以仿真原理图连线有点low，大家多多担待。

数据对比

a. 差分信号看起来不是特别明显哦，但是也可以明显看出来并联共模电感信号质量差的

b. 还是上眼图吧，这下看起来明显了吧

接收端端眼图对比

IC发送端眼图对比

共模电感前后

共模电感输入端

共模电感输出端

|| 总结

其实借助也就五分钟确认出所谓的高速差分线上并联共模电感对于信号影响。当然基础雄厚、经验老练的直接就给出答案了，但咱不是比较菜吗，菜也能干好活的。这不一样的么！

最后已一个串联共模电感和没有共模电感接收端数据对比做为收尾，看了这个也会明白为什么有时候需要串联共模电感在上边。

红色眼图为无共模电感的输出端连接夹具上等效波形，蓝紫色眼图为线路内串联了共模电感输出端夹具上等效波形。用来提升EMI的，目前仿真波形比较理想，没有牵扯到负载端及线缆等寄生参数及加工参数偏移引起的畸变衰减干扰等异常，所以看不出来共模电感明显作用。