原创 MIPS32 1004K

Coherency Management (CM) Unit

? Manages coherency using the MESI protocol
? Operates at same clock (1:1) as CPUs for maximum performance
? 256-bit extended interface for maximum throughput to (optional) L2 cache controller
? Supports performance enhancements via L1 cache-to-cache transfers, speculative reads to
external memory, and globalized cache operations
? Global Configuration Registers (GCRs) for configuring/controlling CM scheme

1004K内核可最多集成4个内核，共9级流水线。每个内核中有VPE0和VPE1(可选)两个处理线程，用于后台高速缓存探测的重复数据标记可解决一致性问题，用户还可以对FPU、TLB、高速缓存、中间暂存器RAM和用户自定义指令等许多选项进行配置。多核一致管理器(CM)是用于系统一致性的基础块，可配置1个～4个单或多线程内核。一致管理器是采用MESI协议的硬件管理，其功能包括：高速缓存到高速缓存的传输，支持来自其它内核L1高速缓存的快速数据传输；推测性读取，最大限度降低主存储器访问延迟；全面管理处理器高速缓存的指令；内核和CM的1:1时钟比率；针对可选L2控制器的256位接口，支持时钟分频。