原创 基于Verilog HDL的数字系统设计入门教程（CPLD篇）——第五天

• 
  
• ?数码管的基本原理；
  
• ?数码管静态和动态显示的原理和实现方法；
  
• ?利用bsf文件进行设计的方法；
  
• ?利用Tcl脚本进行引脚锁定的方法；
  
• ?项目文件的添加和移除。

• 
  
• ?操作系统：Windows XP +SP3；
  
• ?EDA软件：Quartus II 9.0 SP2。

• 
  
• ?[PN09-03]MAX II CPLD 启蒙板（主芯片EMP570T100C5N）；
  
• ?[PN09-04]EDA/MCU扩展实验板；
  
• ?[PN09-02]Altera USB Blaster。

（3）硬件连接方式
…………………………………………………………………………………………………………
6.后记
    数码管的代码已经写好很长时间了，但是因为前一段时间有事情，再加之家中的校园网这几天一直都上不去，有些图片和资料电脑上又没有，所以这篇教程一直拖了很久才写好。
    最近总是觉得进度太慢，因为马上又要开学了，很多同学马上就要学相应的课程，这个教程也许正好能用的上。我一开学估计又要开始忙了，也怕这样这个教程就变成了“太监”——下面没有了……
    其实写代码并不需要多长时间，关键的是将一些技巧和知识融进来，让大家不仅仅是跟着做，也能从做实验的过程中学会和掌握这些，以后才能自己放手做。遇到过很多学生，跟着书或者教程做了不少实验，但是真正自己开始做，面对一个新的硬件，根本不知道怎么入手，而且还沾沾自喜的认为自己已经能力足够了，会的很多了，甚至堂而皇之的“开门收徒”。
    对于这种情况，我觉得还是目标和方向性不太明确，我们学习的目的是掌握知识，锻炼能力，对于新的项目和目标，我们可以从分析、设计到验证实现，完成开发或是研究工作。
    教程写到今天内容不太多，但是文字似乎已经接近百页了，感觉还是非常拖沓，希望后面能稍微精炼一些。虽然说是宁愿啰嗦点，也不放过细节。但是过于啰嗦，对于看教程的人来讲又有点反感，但是过于精炼，又达不到目的。所以这些都是需要权衡的，也是一个能力，希望后面我这个能力能越来越强。

教程文档及示例项目：

http://www.5ifpga.com/viewthread.php?tid=139