原创 关于MAX+PlusII和QuartusII中时钟输入信号

2010-11-12 14:12 3736 25 26 分类: 消费电子

在MAX+PlusII和QuartusII中,如果某个输入信号直接作为时钟使用(例如作为D触发器的CLK),系统在编译、综合时会自动将其作为全局时钟信号处理,导致编译/综合错误。为避免这种“假”错误出现,在设计时要注意如下两点:

1、如果该输入不是从CPLD/FPGA的专用时钟脚输入,则必须将该信号缓冲后才能送至触发器的CLK端,在MAX+PlusII中可使用一个“与门”之类的逻辑门来缓冲,在QuartusII中可使用一个“Global”来缓冲,这样,MAX+PlusII或QuartusII就把它作为普通输入来处理了。

2、如果该输入确实定义在CPLD/FPGA的时钟输入脚(如GCLK0、GCLK1等),则在设计时不要加任何缓冲电路,可直接连至触发器的CLK端。

此外,Altera公司强烈建议设计中的主时钟(如外部晶体输入)从CPLD/FPGA的全局时钟脚引入,因为这些脚内部有时钟信号的专用处理电路,如去毛刺、加大驱动能力等。

文章评论1条评论)

登录后参与讨论

阿赞 2010-12-23 15:43

附件呢 正想学EWB呢~

用户1485549 2010-11-15 14:18

学习了,谢楼主!
相关推荐阅读
用户1037795 2014-09-29 14:57
高速LVDS接口信号完整性处理实例
  一、系统介绍 EMCCD相机由图像传感器、驱动电路、FPGA(Spartan-3)、LVDS接口和电源等组成。LVDS输出接口使用2片DS92LV1021,每片实现10bit并行数据到...
用户1037795 2014-08-20 14:15
关于Xilinx FPGA JTAG下载时菊花链路中的芯片数量
  当一个系统中含有多片(2片以上)Xilinx FPGA、CPLD或PROM(FLASH)时,可采用单一JTAG口以菊花链(Daisy Chain)形式将所有芯片串联起来实现下载编程,如下图...
用户1037795 2014-08-12 07:50
NiosII程序编译时出现onchip_mem不够问题及解决方法
开发Altera Nios II软件可使用Nios II IDE或 Nios II Software Build Tools for Eclipse(即:Nios II SBT for Eclip...
用户1037795 2014-08-11 15:08
Altera QuartusII及Cyclone IV E使用经验
  1、仅C8L、IC8L、C9L使用1.0V核电压(VCCINT),其它速度的均使用1.2V核电压。 2、对于作为LVDS传输的Bank必须接2.5V的VCCIO,参考数据手册表1-20...
用户1037795 2014-08-07 14:39
Altera FPGA带NiosII内核程序的JTAG下载方法总结
  1、对于Altera FPGA,含Nios II时需要下载的文件有4种:.sof 文件,.pof 文件,.jic 文件,.elf 文件。 下载文件 ...
用户1037795 2014-08-06 10:18
Quratus II中 Nios II 硬件设计工具SOPC Builder与Qsys的区别
  1、 SOPC(System On a Programmable Chip.)即可编程片上系统,SOPC Builder是Quartus II中传统的Nios II 硬件设计工具,可以灵活...
我要评论
1
25
关闭 站长推荐上一条 /2 下一条