原创 nc-verilog在batch mode下保存仿真波形

2008-7-10 16:38 7320 6 6 分类: FPGA/CPLD

建立一个文件,名为startup.tcl。然后编辑此文件,输入
  probe -create -shm -database my_base_name -all -depth 2
  run

然后运行ncverilog:
  ncverilog +ncinput+startup.tcl ...

解释:
  ncverilog仿真时会创建shm格式的数据库my_base_name,保存所有层次深度为2以上的信号。
  -depth 2  - 可省略,缺省深度为1。
  -database base_name  - 可省略,缺省建立ncsim.shm的数据库。
  -all  - 可用指定的信号代替。如,tb.*。
  -shm  - 可用换为vcd,evcd格式。
 
PARTNER CONTENT

文章评论0条评论)

登录后参与讨论
EE直播间
更多
我要评论
0
6
关闭 站长推荐上一条 /3 下一条