原创 PT静态时序分析的三种模式

2010-8-1 02:01 5014 8 9 分类: FPGA/CPLD

翻译自PT的使用手册。

PT有三种分析模式,分别是single operation analysis mode,best case/worst case analysis,on-chip variation analysis。


 


1. single operation analysis模式


 


PT只使用一种operation condition的进行时序检查。


如只报告best-case的情况:
pt_shell>set_operation_conditions BEST
pt_shell>report_timing -delay_type min


如只报告worst-case的情况:
pt_shell>set_operation_conditions WORST
pt_shell>report_timing -delay_type max


 


2. best-case/worst-case analysis模式


 


PT使用best operation condition和worst operation condition的进行时序检查。在setup检查时,对所有路径使用max delay。在hold检查时,对所有路径使用min delay。


pt_shell>set_operation_conditions -min BEST -max WORST
pt_shell>report_timing -delay_type min
pt_shell>report_timing -delay_type max


 


3. on-chip variation模式


 


 PT进行保守时序分析。如在进行setup检查时,对发送寄存器clock路径和数据路径使用max delay,对锁存寄存器的clock路径使用min delay。在进行hold检查时,对发送寄存器clock路径和数据路径使用min delay,对锁存寄存器的clock路径使用max delay。


pt_shell>set_operation_conditions -analysis_type on_chip_variation -min MIN -max MAX
pt_shell>report_timing -delay_type min
pt_shell>report_timing -delay_type max


 


 三种模式使用的参数对比表,setup检查:


834a9dd3-6646-4ec0-aaa6-b2165d8ea093.JPG


 


hold检查:


b72558fa-c925-4e8f-ac43-5ec82ebf593c.JPG

PARTNER CONTENT

文章评论1条评论)

登录后参与讨论

用户617655 2013-12-5 22:09

谢了
相关推荐阅读
用户1049668 2010-12-28 15:56
多时钟域设计和触发器的亚稳态
    目前正在做的东西必须跨时钟域(crossing clock domain),信号非同步的问题很让人头疼。在读资料的时候了解到触发器(flip-flopper)输出会出现亚稳态(meta-sta...
用户1049668 2010-12-17 16:09
为何DC综合后网表文件包含assign语句,如何去除assign语句。
Question:问题:I have a feedthrough in my circuit, and the netlist is showing an assign statement for t...
用户1049668 2010-12-17 14:55
group_path
synopsis DC命令使用group_path可以是DC在编译时使用不同的代价比重。如下命令可以使编译器在编译时对输入端口到寄存器,寄存器到输出端口,输入端口到输出端口三中情况分别做优化。grou...
用户1049668 2010-12-17 14:45
DC compile命令
2.  Synopsys Commands                                        Command Reference                      ...
用户1049668 2010-12-10 10:30
dia软件的逻辑图形库 Logic shapes for DIA
This package is the newly updated logic shapes used in DIA, a opensource diagram program. Unpack the...
用户1049668 2010-11-13 22:52
PLL jitter
Jitter Definitions and Specifications 时钟抖动的定义和规定Jitter is a random variation of the output clock. It...
EE直播间
更多
我要评论
1
8
关闭 站长推荐上一条 /3 下一条