原创 请教TI DSP的ePWM如何强制管脚状态?

2010-4-11 18:32 3153 6 7 分类: 处理器与DSP

在2812使用EV的时候可以直接写EVx.ACTRx直接控制PWM输出的强制高、强制低,在使用ePWM的器件上应该怎么配置,从而可以强制高、强制低呢


EPwm1Regs.AQSFRC.bit.OTSFA=1;
EPwm1Regs.AQSFRC.bit.ACTSFA=1;
EPwm1Regs.AQSFRC.bit.OTSFB=1;
EPwm1Regs.AQSFRC.bit.ACTSFB=1;
请问这样为什么不能把epwm的1、2管脚全部强制状态呢

PARTNER CONTENT

文章评论1条评论)

登录后参与讨论

用户377235 2014-5-23 13:45

据说要用AQCSFRC

相关推荐阅读
fuxiao123_401762695 2013-07-28 10:39
《TMS320F2833x DSP应用开发与实践》一书已上市,欢迎大家捧场
  《TMS320F2833x DSP应用开发与实践》一书已上市,欢迎大家捧场,谢谢! 亚马逊:http://www.amazon.cn/dp/B00DVGQ28Y/ref=cm_s...
fuxiao123_401762695 2012-01-11 19:50
我竟然是05年6月就注册了eetcn。。。
我竟然是05年6月就注册了eetcn。。。...
fuxiao123_401762695 2011-07-30 10:55
亚洲最大风电场辉腾格勒见闻
 真是一望无际的大草原啊  ...
fuxiao123_401762695 2011-03-17 21:39
赛灵思和Synopsys联手推出业界首部开发方法手册
专门针对SoC设计中的FPGA原型设计开发 手册收录了原型设计的最佳实践方案 2011 年 3 月10 日,中国北京——全球可编程逻辑解决方案领先厂商赛灵思公司(NASDAQ:XLNX))今日宣布...
fuxiao123_401762695 2011-03-04 16:11
system generator硬件协同仿真时序不收敛的简单解决办法
system generator硬件协同仿真时,一些很简单的电路也无法达到时序收敛,这个问题困扰了我很久。在读了《Verilog HDL高级数字设计》一段时间之后,突然明白,原来就败在模块的laten...
fuxiao123_401762695 2011-03-03 16:03
ISE13.1调用Modelsim10.0出现的一点小问题及解决过程
ISE13.1调用Modelsim10.0出现的一点小问题及解决过程软件环境:ISE13.1+System GeneratorMatlab2010bModelsim SE 10.0已编译Xilinx器...
EE直播间
更多
我要评论
1
6
关闭 站长推荐上一条 /3 下一条