fuxiao123_401762695
文章：151 阅读：472885 评论：95 赞：1272
好友 私信 个人主页

原创 终于会在quartus里面使用synplify pro进行综合了

2010-4-11 18:31 3622 5 8 分类: FPGA/CPLD
需要这么设置一下点击看大图
写原创有奖励！2025面包板原创奖励正在进行中
PARTNER CONTENT
换一换> 更多>

文章评论（3条评论）

登录后参与讨论

用户466713 2013-1-13 19:18

路径设置不要包括synplify_pro.exe
回复

fuxiao123_401762695 2011-4-21 09:16

synplify的licence得是float型的才行，咱这单机破解版的没用
回复

用户1379880 2011-4-1 14:45

我这样设置了也不行啊！不知道怎么回事？
回复
相关推荐阅读
fuxiao123_401762695 2013-07-28 10:39
《TMS320F2833x DSP应用开发与实践》一书已上市，欢迎大家捧场
  《TMS320F2833x DSP应用开发与实践》一书已上市，欢迎大家捧场，谢谢！ 亚马逊：http://www.amazon.cn/dp/B00DVGQ28Y/ref=cm_s...
fuxiao123_401762695 2012-01-11 19:50
我竟然是05年6月就注册了eetcn。。。
我竟然是05年6月就注册了eetcn。。。...
fuxiao123_401762695 2011-07-30 10:55
亚洲最大风电场辉腾格勒见闻
 真是一望无际的大草原啊  ...
fuxiao123_401762695 2011-03-17 21:39
赛灵思和Synopsys联手推出业界首部开发方法手册
专门针对SoC设计中的FPGA原型设计开发 手册收录了原型设计的最佳实践方案 2011 年 3 月10 日，中国北京——全球可编程逻辑解决方案领先厂商赛灵思公司(NASDAQ:XLNX)）今日宣布...
fuxiao123_401762695 2011-03-04 16:11
system generator硬件协同仿真时序不收敛的简单解决办法
system generator硬件协同仿真时，一些很简单的电路也无法达到时序收敛，这个问题困扰了我很久。在读了《Verilog HDL高级数字设计》一段时间之后，突然明白，原来就败在模块的laten...
fuxiao123_401762695 2011-03-03 16:03
ISE13.1调用Modelsim10.0出现的一点小问题及解决过程
ISE13.1调用Modelsim10.0出现的一点小问题及解决过程软件环境：ISE13.1+System GeneratorMatlab2010bModelsim SE 10.0已编译Xilinx器...
fuxiao123_401762695
文章：151 阅读：472885 评论：95 赞：1272
好友 私信 个人主页
EE直播间
更多
在线研讨会
更多
我要评论
3
5
关闭 站长推荐上一条 /2 下一条
  • 帖子
  • 博文