原创 数字电子技术之逻辑数学基础

2006-1-3 01:05 8585 18 19 分类: FPGA/CPLD

BCD(Binary Coded Decimal),就是用4位二进制数码表示1位十进制数的0~9这十个状态。


余3码(1),就是10进制数+3转换成的4位二进制数,如果两个十进制数相加的等于10,二进制正好等于16,高位自动产生进位信号。此外0和9、1和8、2和7、3和6、4和5的余3码互为补码(2421码中也是),这对求取对10的补码是很方便的。 余3码不是恒权代码(2421码为恒权码)。


5211码,一种恒权代码,计数器分频作用后可以发现,如果按8421接成十进制计数器,则连续输入计数脉冲时4个触发器输出的脉冲队于计数脉冲的分频比从低到高一尺为5:2:1:1,5211码每一位的权正好与8421码的十进制计数器4个触发器的输出脉冲的分频比相对应,这种对应关系在构成某些数字系统时很有用(2)


余3循环码,是一种变权码,每一位的1不代表固定的值,它主要特点是相邻的两个代码之间仅有一位状态不同。因此,按余3循环码接成的计数器,每次状态转换过程中只有一个触发器翻转,译码不会产生竞争冒险现象(3)


 


算术运算


在数字电子中,二进制的正、负分别是用0、1表示的,在定点运算(4)情况下,以最高位为符号位。


:在给定的直角坐标系上,坐标全是整数的点,叫做整点;全部整点构成的组就叫做空间格网。在空间网格里的运算称为定点运算。除定点运算外的当然就是浮点运算。


为简化电路,二进制的减法运算,是用补码相加;乘法是用加法和移位;除法是末尾添零减法和移位来实现的。


 


逻辑运算


与,或,非,与非,或非,与或非;--为有0则0,为有1则1。


同或,异或。  --“或”可以理解为为1;同或异或互为反运算。


 


基本公式(5)


也叫布尔恒等式,包括包括分配律、反演律等。


若干常用公式... ...


 


逻辑代数的基本定理


带入定理,用一个逻辑式代替等式中所有同一个变量,等式仍然成立。


反演定理,与或互换,原反互换,结果为原来结果的取反。


--注:1.仍要注意先括号再乘,最后加的优先次次序。


          2.不属于单个变量上的反号要保留不变。


对偶定理,所谓对偶,就是把逻辑式中与、或互换,0、1互换(注意,不是逻辑式取反。),如果两逻辑式相等,那么他们的对偶式也相等。


 


从真值表写出逻辑函数式的一般方法



找出真值表中Y=1的输入变量的组合; 
取值为1的取原变量,为0的取反变量,然后与起来; 
这些乘积项相加即得Y的逻辑函数式。

 


逻辑函数的标准形式,最小项之和、最大项之积。


最小项,所有变量(或其反变量)都在一个乘积项中出现一次。


最大项,所有变量(或其反变量)都在和式中出现一次。


 


逻辑函数的化简方法


最简形式 ,在逻辑式中,乘积项最少,乘积项中的因子也最少。


卡诺图,将n变量的全部最小项用一个小方块表示,并使具有逻辑相邻性(6) 若两个最小项只有一个因子不同,则称他们有逻辑相邻性)的最小项在几何位置上也相邻的排列起来的图形。


用卡诺图化简的步骤:



将逻辑函数化为最小项之和的形式; 
画出卡诺图(1表示原变量,0表示取反的;有相应最小项的地方添1,没有则添0); 
找出可以合并的最小项;--允许重复使用最小项;选取化简后的乘积项。 
选取化简后的乘积项。

注:也可以合并0求出Y反再把Y反求反得到Y,因为所有的最小项之和为1,Y与Y反之和也为一,Y为添1那部分最小项的和,所以Y反一定就是添0那部分最小项的和了。


具有无关项的逻辑函数以及其化简


约束项、任意项和无关项


约束项:由于某些实际原因,自变量取值的某些组合在正常情况下不可能出现,这些组合对应的最小项称为约束项。


    约束项的性质:每个最小项只有一组取值使它等于 1 ,而对约束项来说,使它等于 1 的这组取值不可能出现。因此约束项恒等于零。


    约束项可用以下式子来表示:



反过来,如果某一最小项恒等于0 ,则该最小项就是约束项。


    根据约束项恒等于 0 的性质,我们在逻辑函数表达式中既可以写上约束项,也可以不写上约束项,如 反映在真值表上,约束项对应的输出既可以是1 也可以是0 ,一般用“×”表示。


 电路输入的变量的某些组合值对输出没有影响,为任意项


    无关项( Don't Care Team ):约束项和任意项的总称,用 d 表示。


多输出化简的时候要把多个输出按照一个整体来考虑,以整体最简为目标,即整体上乘积项最少。


疑问:




余3码以及其他码制的应用;


描述的是怎样的情形;


余3循环码是怎样避免竞争冒险的;


此处为何提及定点运算;


化简所用的公式在实际操作上的意义;


逻辑相邻性的意义是什么。
PARTNER CONTENT

文章评论1条评论)

登录后参与讨论

用户1711475 2014-7-17 14:34

好早的文章?!不错,写的很详细
相关推荐阅读
用户1157282 2007-09-28 10:57
电平总结2
要了解逻辑电平的内容,首先要知道以下几个概念的含义: [52RD.com]1:输入高电平(Vih): 保证逻辑门的输入为高电平时所允许的最小输入高电平,当输入电平高于Vih时,则认为输入电平为高电平。...
用户1157282 2007-09-28 10:54
电平总结1
TTL和CMOS电平1,TTL电平:    输出高电平>2.4V,输出低电平<0.4V。在室温下,一般输出高电平是3.5V,输出低电平是0.2V。最小输入高电平和低电平:输入高电平>...
用户1157282 2007-05-07 12:20
好久不见十分想念
最近工作一直很忙,没有了时间纪录和总结,接触了很多东西,不过都没有时间深究,就等着失业了,呵,好有时间把那些自己觉得欠下的债恶补一下。现在对“仿真”很感兴趣,今后可能大肆地写关于仿真的很多东西了,然后...
用户1157282 2006-03-01 08:45
VHDL学习5
三态门三态门的应用 三态门的有很多的实际应用,比如数据和地址BUS的构建,RAM或堆栈的数据端口设计等。三态门的设计 当输入输出状态时,dataout<=datain;而当高阻状态的时候,则da...
用户1157282 2006-01-20 21:00
VHDL学习4
q : bufferr integer rang 15 dwonto 0   -- 定义q为buffer类型的端口,此端口的数据类型为integer,此整数的取值范围是从15到0。注:1.intege...
用户1157282 2006-01-20 20:57
VHDL学习3
CASE语句,属于顺序语句,因此必须放在process中使用,用法如下:case expression iswhen choice => sequential_statements      -...
EE直播间
更多
我要评论
1
18
关闭 站长推荐上一条 /3 下一条