原创 处理器外部总线速度测试

2010-11-26 11:31 3128 10 11 分类: 测试测量

由于一模块用在不同的平台上,今天借机测试了一下外部总线的速度


 这个测试并不权威,没有最大的发挥处理器的性能,懒得去改代码测试了


不过,还是可以参考一下的


测试函数如下


while(1)


{


*(volatile Xuint16 *)(ADDR) = i;


}


用示波器测量WR线上的频率


1、spartan 3a  50M主频  GPIO模拟总线时序,没有做任何延时,F=700k


2、spartan 3a  50M主频 ,使用XPS_MCH_EMC IP Core,F=3.8M


3、STM32103F  72M主频,使用FSMC,F=4.5M


 


后面的有机会再补充......

文章评论1条评论)

登录后参与讨论

xucun915_925777961 2010-11-26 18:27

走过路过~~
相关推荐阅读
用户1278632 2011-09-15 12:49
解决FPGA配置成功,但不能初始化运行的BUG
摘要:    遇到两次FPGA配置完成,却不能正常运行的问题,一次是ALTERA的A1C3,另一次是XILINX的XC3S700A。两次都是DONE信号的问题。问题虽不大,但却很折腾人,今天在这里作下...
用户1278632 2011-09-15 12:41
Code Edit的神器UltraEdit
摘要:      我不是一个专职的程序员,但经常会要写一些单片机底层的code和hdl code,起初用UE,是因为查找和批量修改很方便,而且不会额外的生成一些“垃圾”文件;现在用UE三年多了,一直都...
用户1278632 2010-12-29 09:29
ISE与EDK联合设计报错 ERROR:NgdBuild:604 logical block
做一个很简单的测试在ISE的SCH里调用EDK的symbol,EDK的功能也很简单,就是CPU通过串品打印一串字符首先,我建一个ISE工程再建一source  sch类型,并设置为顶层,取名为top....
用户1278632 2010-12-22 14:49
EDK12.2中 mch_emc IP的时序问题
mch_emc IP可以将PLB总线时序转为inter 8080时序 下面是我用chipscope抓到的波形Mem_DQ_O_In :  数据输入 Mem_OEN:      读信号  Mem_A: ...
用户1278632 2010-12-22 14:29
xilinx FPGA的配制与应用程序引导-范例
两个Xilinx FPGA应用程序引导的范例1、run_in_flash是直接在NOR FLASH里运行程序2、spi_flash_boot是将BIT和bootloader和APP全部固化到SPI F...
用户1278632 2010-12-19 13:48
EDK下sram IP的使用
EDK软件的memory and memory controller中有一个xps multi-channel external memory controller(sram/flash)的IP,用来...
我要评论
1
10
关闭 站长推荐上一条 /2 下一条