原创 PCB设计指南(3)爬电距离

PCB设计指南(1)PCB板材料<?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" />

PCB设计指南(2)层叠

PCB设计指南(3)爬电距离

PCB设计指南(4)阻抗受控传输线

PCB设计指南(5)参考平面

PCB设计指南(6)布线

PCB设计指南(7)过孔via

爬电距离(Creepage Distance)

两个导电部件之间,或一个导电部件与设备及易接触表面之间沿绝缘材料表面测量的最短空间距离。沿绝缘表面放电的距离即泄漏距离也称爬电距离，简称爬距。对最小爬电距离做出限制，是为了防止会在绝缘材料表面产生局部恶化传导路径的布线，这样的布线会使得电子在绝缘表面或附近放电。

在电气上，对最小爬电距离的要求，和两导电部件间的电压有关，和绝缘材料的漏电起痕指数(CTI)有关，和电器所处环境的污染等级有关。使用绝缘材料，CTI提供了一个在标准测试中会引起走线失效的数值化的电压值。可以参看IEC60112标准对于CTI的定义。

随着隔离器电平的提高，如果希望有一个比较好的PCB板，不仅仅是需要降低PCB板的电磁发射干扰，而且减少爬电问题，这也很重要。除了要用宽封装的隔离器，而且还要采用其他措施，比如凹槽，凹槽能增加爬电距离。

<?xml:namespace prefix = v ns = "urn:schemas-microsoft-com:vml" />

凹槽增加了有效的爬电距离

对于一个槽(>1mm），唯一的要求是，现有的爬电距离，再加上槽宽度和的两倍槽深度必须等于或大于的爬电距离。凹槽也不能削弱PCB基板的强度而使PCB板达不到硬度测试要求。

隔离器下面的所有层的空间不能放置走线，过孔，焊盘，以保持最大的爬电距离。