原创 基于FPGA的VGA时序彩条信号实现方法及其应用

1　引　言
　　彩色等离子体显示器（Plasma Display Panel，简称PDP）是利用气体放电产生真空紫外线激发荧光粉进行发光显示的一种平板显示器件，它具有重量轻、厚度小、视角大、响应快、图像无畸变、不受磁场影响等许多优点。自从1964年美国Illinois大学教授Bitze和Slottow发现了放电气体的记忆效应，1966年Bitzer教授利用交流气体放电现象发明等离子显示屏以来，等离子显示技术已获得了很大的发展，等离子显示器成为人们期望用以实现大屏幕显示的新型显示器件之一。特别是1992年日本富士通公司开始21英寸AC型彩色PDP的批量生产并投放市场以来，等离子显示技术更是获得了长足的发展，42英寸级和60英寸级的大尺寸、全彩色的显示屏也已经投放市场。目前，PDP业界正集中精力于提高图像质量、降低功耗、降低成本的研究过程中。
2　PDP显示信号的数据流程
　　PDP是一种矩阵式平面显示器件，它的输入图像必须是数字式的，如果输入的图像信号是模拟视频信号，必须先进行模／数转换，才可以在PDP上进行显示。模拟图像的转换如图1所示。A／D转换电路将输入的计算机显示信号、电视信号等进行数字化后，得到8bit的红、绿、蓝三色信号，以及行、场同步信号、时钟信号和复合消隐信号等，再送到彩色PDP的存储控制电路进行处理，最后送到显示屏进行显示。

3　VGA信号时序
　　图2所示是计算机VGA（640×480，60Hz）图像格式的信号时序图，其点时钟DCLK为25．175MHz，场频为59．94Hz。图中，Vsync为场同步信号，场周期Tvsync为16．683ms，每场有525行，其中480行为有效显示行，45行为场消隐期。场同步信号Vs每场有一个脉冲，该脉冲的低电平宽度t_wv为63μs（2行）。场消隐期包括场同步时间t_wv、场消隐前肩t_HV（13行）、场消隐后肩t_VH（30行），共45行。行周期T_HSYNC为31．78μs，每显示行包括800点，其中640点为有效显示　　　图2区，160点为行消隐期（非显示区）。
行同步信号Hs每行有一个脉冲，该脉冲的低电平宽度t_WH为3．81μs（即96个DCLK）；行消隐期包括行同步时间t_WH，行消隐前肩t_HC（19个DCLK）和行消隐后肩t_CH（45个DCLK），共160个点时钟。复合消隐信号是行消隐信号和场消隐信号的逻辑与，在有效显示期复合消隐信号为高电平，在非显示区域它是低电平^〔1〕。

4　VGA时序信号及彩条信号的产生
　　在设计彩色PDP的存储和控制电路时，使用了Altera公司的FPGA来对图像进行存储和整理，并产生驱动电路需要的各种控制波形。为了方便调试电路，开始调试时，不是使用接口电路板，而是使用FPGA中的剩余逻辑来产生VGA、SVGA等格式的时序信号和彩条信号，所产生的信号稳定可靠。同时，还可以通过彩条模式选择按键的控制来改变彩条模式，产生竖彩条、横彩条、棋盘格等各种彩条模式，极大地方便了电路调试。下面仅以VGA格式为例作简单的介绍。
4．1　VGA时序信号产生模块
　　VGA时序信号产生模块包括行点数计数器h　cnt、场行数计数器v　cnt、行同步产生状态机h　state和场同步产生状态机v  state等。其中，行点数计数器是800进制计数器，场行数计数器是525进制计数器。行同步状态机h　state有h　video、h__video、h__front、h__sync、H__back四种状态，它根据行点数计数器的计数值来进行状态转换；场同步状态机v__state有v__video,v__Front,v__sync,v__Back四种状态，它根据场行数计数器的计数值来进行状态翻转。这两个状态机的状态转移图分别如图3和图4所示。
　　当行状态机h　state复位时，即进入h　video状态，它对应每行的有效显示区域。行计数器h　cnt对25MHz的点时钟进行计数，当行计数器h　cnt的计数值到达639时，行同步状态机即进入行消隐前肩h__front状态;当h__cnt的计数值为663时，行同步状态机进入行同步状态h__sync,此时，行同步信号Hs输出低电平;当h__cnt的计数值为759时，状态机即进入行消隐后肩h　back状态；在行状态机为h__front、h__back状态时，行消隐信号输出低电平。当h__cnt计数值为799时同步态入h__video状态，同时，行计数器的同步行复位信号为高电平，使行计数器复位。

　　场状态机v　state开始时进入v　video状态，对应了每场的有效显示行，场计数器v　cnt的计数值每行加1。当场计数器的计数值到达479时，场状态机翻转，进入场消隐前肩v__ront状态；当v__cnt的值为497时，状态机v　state进入场同步状态v　sync，场同步信号Vs此时输出低电平；当v　cnt的值为499时，状态机v　state进入场消隐后肩v__back状态；当v　cnt的值为524时，状态机v__state又翻转进入v　video状态，同时输出高电平到场计数器v__cnt的同步清零端使其清零。当场状态机v__state的状态为v__Front、v__sync,、v__Back三种状态时，场消隐信号输出低电平，其余时刻为高电平。行、场消隐信号的逻辑与即为复合消隐信号。

    彩条模式控制模块有一个控制输入端子，它通过下拉电阻接地，一个常开按钮接电源。通过一个三进制计数器mode对该输入进行计数，每当按钮被按下一次，计数器mode的值就加1。而计数器mode的值又决定着输出的彩条信号的类型，当mode为0时，输出的彩条为竖彩条colorx〔〕；当mode为1时，输出横彩条colory〔〕；当mode为2时，输出棋盘格彩条colorx〔〕与colory〔〕的逻辑或。当然，在复合消隐信号为低电平时应该屏蔽彩条信号输出。
4．3　仿真结果及其说明
    以上各功能模块在MAX＋PLUSII软件中的仿真结果如图7、图8所示。图中，SysClk信号是25．175MHz点时钟信号，mode是彩条模式控制输入信号，hs、vs分别是行、场同步信号输出，cBlank是复合消隐信号输入，r〔7．．0〕、g〔7．．0〕、b〔7．．0〕是八位的色彩输出信号。

　　从图7中可以看到，当彩条模式控制信号mode出现了高电平脉冲之后，色彩信号r〔7．．0〕、g〔7．．0〕、b〔7．．0〕的值立即发生了变化。从图7和图8中还可以看出，复合消隐信号cBlank的行消隐期比行同步信号hs的低电平脉冲宽度要宽。从图8中可以看到场同步状态机的场消隐前肩v　front和消隐后肩v　back以及场消隐脉冲所占用的行数。
5　结束语
　　在设计彩色PDP样机电路时，使用了美国Altera公司的FPGA来进行图像数据存储和整理，以及产生驱动电路所需要的各种控制波形。而在调试电路时，使用FPGA中多余的逻辑来产生VGA信号和彩条信号，所产生的信号稳定可靠，为电路调试带来了很多方便。
　　在实际应用中，还可以对彩条信号产生模块方便地进行修改。比如，可以修改行、场计数器的判断值来调整彩条的大小，增加控制信号的位数，以及增加延时跳变的功能，使输出的彩条信号产生各种变化。这样，既可以用于调试彩色PDP电路，也可以用来作为PDP显示器的检测信号源。
　　此外，与VGA信号类似，改变行、场状态机的转换值和行、场计数器的设置，还可以产生其他各种模式的图像信号，以适应不同分辨率图像显示的需要。
　　希望这些方法能为国内的彩色PDP业界在电路研制方面起到一点抛砖引玉的作用。