原创 Altera FPGA EP1C6/12（NiosII）学习板/开发板 开发套件

    花了1个多月时间，终于把这个开发板做完了。从03年 开始做Fpga的研发以来，算算下来已经有5年多的历史了，从16bit的Nios，玩到32bit的Nios，niosII，已经有一些东西了，来看看这个开发套件吧，以后会把相关的资料放上来：

主板（就是红色的板子）上资源：

1.主芯片：同时兼容EP1C6Q240C8/EP1C12Q240C8，板载EPM3128可以同时做FPGA&CPLD实验；

2.8M Bytes SDRAM；

3.4M Bytes FLASH；

4.2 个全双工232 UART；

5.10M 以太网口,MAC+PHY，RTL8019；

6.50MHz外部时钟,FPGA内部具有PLL可做倍频、分频、移相处理；

7.预留85个FPGA用户IO可由用户做功能扩展，可以关断Flash 和Sdram使能，这样就可以基本上扩展所有的IO口；

8.预留14个CPLD用户IO可由用户通过板上的CPLD做功能扩展，同时带一个LED状态灯；

9.预留 1个PLL接口，为用户提供倍频、分频、移相处理；

10.预留总线接口，可以在不占用额外的IO接口的情况下扩展系统存贮器；

11.具有AS、PS、Jtag三种配置方式；

12.3A的LDO保证主板上充足的电流；

13.一个复位按键；

14.8个高亮度的LED灯，可以完成简单的NiosII程序：Hello LED；

15.带串行Flash：EPCS1(EP1C6Q240)/EPCS4(EP1C12Q240),用户可以灵活选择；

16.采用优良的欧式连接器，可以保证在多次插拔的情况下管腿不会折弯，等等。

扩展板（就是绿色的板子，以后可能也是红色的）上资源：

1.4位LED数码管；

2.8位拨码开关；

3.标准VGA接口；

4.标准PS2接口；

5.16x02LCD接口，122x32LCD接口；

6.50MHz外部时钟,FPGA内部具有PLL可做倍频、分频、移相处理；

7.TI 8bit ADC，20MSPS TLC5510，可作ADC实验；

8.TI 8bit DAC，转换时间100nS，可作DAC实验；

9.4个按键，可作中断实验等；

10.板载CP2102，实现USB<-->UART,完成USB接口的数据采集等的实验；

11.板载一个蜂鸣器，可以做PWM等实验；

12.带I2C接口的EEPROM，完成I2C接口实验。