原创 Reducing MOSFET 1/f Noise and Power Consumption

    开关偏置技术来降低1/f噪声和功耗，1/f噪声不仅仅是低频下的 ，还包括在高频情况，包括有源混频器，VCO，分频器。

     在芯片中 常用斩波或者双采样来降低1/f噪声。以前的报道提出：让MOS在强反型和弱反型转换状态可以降低1/f（是不是由于弱反型类似于双极了），进来我们研究表明噪声降低技术和环形振荡器的相位噪声有关系。传统的降低1/f噪声是增加面积，但是这样会增加功耗和降低速度。在超薄栅氧的MOS中，隧道电流在1/f噪声起主要作用。改变偏置来降低噪声会导致其他的问题比如传输函数，信号摆幅，速度，线性度和电流效率。普通的增加WL面积保持W/L和偏置不变的情况下，这个方法对前面的那些影响比较小。缺点就是栅电容增加降低速度。

目前存在的一些降噪技术：

1：保持VDS=0

     工作与三极管区的MOS管 噪声电流为0，但是由于工作与深三极管区的增益实在太小，所以这种方法不可取。、

2： 直流失调和偏移降低技术

例如：斩波技术。 自动调零（双采样）动态元件匹配，动态电流镜 ，电流复制----这些都只能用在低频。

3：降低转换噪声

 Hajimiri提出一种方法就是控制振荡器的转换噪声的影响，缺点就是互补输入对的增加，而且对这个控制逻辑也会引入噪声

4：锁相环PLL

  锁相环降低了VCO的相位噪声通过环路的增益。局限性就是如果噪声的频率高于环路的带宽。那么VCO的相位噪声将决定锁相环的相位噪声。在环路带宽范围内，鉴相器和分频器的噪声是没有通过环路增益来降低的、

 开关偏置来降低1/f噪声 让MOS管周期性的在工作态（强反型）和非工作态（弱反型区）----还可以降低功耗。