原创 verilog分频设计

2013-6-22 21:45 531 1 3 分类: FPGA/CPLD
三分频,占空比为50%的verilog代码
clkdiv.jpg
PARTNER CONTENT

文章评论2条评论)

登录后参与讨论

用户377235 2013-9-19 07:25

Ecomenios are in dire straits, but I can count on this!

用户403664 2013-6-24 09:38

阿森纳球迷,你好!
相关推荐阅读
我要评论
2
1
关闭 站长推荐上一条 /3 下一条