原创 关于信号完整性的一点东西

高速电路设计的关键问题是信号完整性，这关系到EMI和电路能否正常工作。所谓的高速电路并不能简单的用系统的时钟频率来衡量，而应该用信号的上升时间来衡量。上升时间越小，则速度越高，即使对于那些时钟（或者信号）频率不是很高的电路，如果上升时间足够小，那仍然属于高速电路的范畴。

我们用系统的带宽来衡量一个系统，一个信号是否高速。带宽与上升时间有一个简单的经验关系：

带宽=0.35/上升时间。这里带宽的单位取GHZ，上升时间单位取ns。对于典型的10mhz时钟信号其上升时间为10ns,因此，它的带宽为35MHZ。

对于相同频率的时钟信号由于其上升时间不同，系统的带宽也完全不同，因此要想确定系统的带宽，需要事先知道该系统时钟信号的上升时间。但是在我们的设计中，常常难以确定这个上升时间，有一个经验的估计是对于大多数处理器和ASIC组成的板子，上升时间大体上是周期的10%，但是为保险起见，我们常取更小的7%来估计，这样就有一个经验公式：

时钟的带宽=5倍的时钟频率。因此对于常见的100MHZ的SDRAM，其带宽大体上为500MHZ。这样的一个频率在设计的时候是需要按照高速电路来处理的。

高速电路的另一个问题是介质对不同频率的信号衰减程度是不一样的，实际信号可以看作是不那么完美的方波，这样必然包含不同频率的谐波，所谓的带宽就是这些谐波中到第几级我们仍然需要考虑，比如带宽为500Mhz的信号，我们的意思是只需要考虑其中频率不大于500MHZ的谐波，更高的频率因为其幅度已经极小可以不考虑了。

这样导致的问题是，一个带宽500MHZ的信号通过PCB板传播一段距离后，由于PCB板的传导介质对高频率的信号衰减的比低频率要强很多，这就导致这个信号传播一段距离后带宽变低了，用示波器看会发现其上升时间变大了。所以我们在走高速信号的时候应该尽可能的短。

高速电路中的信号完整性问题的本质是阻抗的问题，比如一个信号在PCB上传播如果遇到阻抗的变化则会发生反射与扭曲，最终导致信号质量的下降，因此为了保证信号在传播后的质量必须尽可能的保证在其整个传播路径上阻抗是恒定的。

另外，串扰问题也是因为两根两连导线之间的耦合电容电感导致的，所以对于那些平行走线应该尽可能的远离。

轨道塌陷则是由于电源分配系统（PDS）的阻抗引起的，因为电源层和地层之间一定存在阻抗，但IC工作状态转换的时候，各个IC需要的电流会发生突变，电源系统要在瞬间改变（增加或减小）电流的供给，这将导致系统电压的突变，导致轨道塌陷。