原创 高速电路设计工程师面临的防真问题！！！

<?xml:namespace prefix = v ns = "urn:schemas-microsoft-com:vml" /><?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" />

 高速PCB设计的潮流已经滚滚而来，如何预防PCB板上出现的信号反射、串扰、电源/地平面干扰、时序匹配以及电磁兼容性等一系列新问题好象突然间挡在了您的面前。如何应对新的设计挑战？本课程将首先让您了解这些问题产生的机理，并掌握其解决方法；然后讲解采用Cadence高速PCB设计与仿真工具SPECCTRAQuest解决上述问题方法。使您在硬件设计过程中，能够达到“设计即正确”的目的。

为帮助硬件工程师切实解决工作中遇到的种种困惑与难题，中高会与北京中际赛威文化发展有限公司共同组织了实践和教学经验丰富的专家连续举办了三期关于高速电路设计高级研修班。学员普遍反映课程设置好，贴近实际。应适应广大工程师的实际需求，我会决定继续举办第四、五期培训，具体事宜如下：

一、主管单位：中国高科技产业化研究会

二、主办单位：中国高科技产业化研究会信号处理产业化分会（筹）

北京中际赛威文化发展有限公司   http://www.zhongjisaiwei.com

三、研修时间：上海2008年3 月 14日－16日（13日报到、17日疏散）

北京2008年3 月 21日－23日（20日报到24日疏散） 

（具体地点及路线图详见报到通知）

五、培训对象：在工作实践中遇到了高速数字电路与高速PCB设计问题；对高速PCB设计感兴趣的硬件工程师；已经具备一定的硬件开发经验，需要增加就业竞争力的在校硕士及博士研究生；具备非常扎实的电子工程基本知识，并积累了相当程度的硬件工程师工作经验的在校本科生。

六、授课内容：

1 高速PCB设计中的理论基础

传输线理论、信号完整性（反射、串扰、过冲、地弹、振铃等）、电磁兼容性和时序匹配等。

2  SPECCTRAQuest设计流程

2.1 预布局                        2.2 电路板对拓扑提取与应用的要求

2.3 电路板设置向导

3 拓扑结构的抽取与仿真

3.1 预布线提取设置－默认模式      3.2 预布线提取设置－未布线连接

3.3 预布线模板提取                3.4 SQ Signal Explorer Expert

3.5 分析参数设置                  3.6 SigWave

3.7 延迟测量                      

上机实验

4 设置和添加约束

4.1 解决方案空间分析：步骤1到6      4.2 运行参数扫描

4.3 约束                              4.4 拓扑模板中定义约束的用法

5 模板应用和基于约束的布局

5.1 创建拓扑                          5.2 连接拓扑

5.3 理想传输线和实际布线模型          5.4 耦合线

5.5 耦合线模型的RLGC矩阵             5.6 SQ Signal Explorer Expert中的串扰仿真

5.7 用耦合线模型进行仿真              5.8 扫描耦合线模型仿真结果

5.9 用约束管理器提取拓扑              5.10 电气约束设置

5.11 应用电气约束设置                 5.12 工作表分析

5.13 间距和物理规则设置               5.14 电气规则设置

上机实验

6 基于约束的布线

6.1 手工布线                          6.2 使用SPECCTRA Smart Route布线

6.3 布线中的约束驱动

7 布线后DRC检查与分析

7.1 布线后分析     7.2 SigNoise      7.3 反射仿真      7.4 反射波形分析

7.5 综合仿真       7.6 串扰仿真      7.7 串扰分析      7.8 同时开关噪声SSN仿真

7.9 SSN波形分析    7.10 系统级分析   7.11 完整的设计链 7.12 建立设计链

8 差分对设计Exploration

8.1 SPECCTRAQuest中的差分对类型     8.2 使用SPECCTRAQuest创建差分对

8.3 使用约束管理器创建差分对         8.4 赋予差分对信号模型

8.5 提取未布线差分对拓扑的优先设置   8.6 提取差分对拓扑

8.7 差分对拓扑分析的激励定制         8.8 差分对拓扑分析

8.9 耦合线模型与差分对拓扑           8.10 交叉布局编辑   

8.11 差分对约束                      8.12 约束管理器中的差分对约束设置   

8.13 约束管理器中的差分对分析        8.14 后布线拓扑提取

9 系统设计与仿真实例

讲解几个实例，学生练习一个实际系统的设计与仿真过程

上机实验

（授课时间：上午9：30—12：00   下午13：30—16：30）

七、授课专家：

王老师  博士，长期从事科研与教学工作，主要研究方向包括网络通信、视频/图像处理、嵌入式系统、数据库等。曾参与或负责过国家“七五”、“九五”和“十五”预研项目以及国家863重点项目的硬、软件设计等工作。具有15年的硬、软件设计经验，尤其是近些年来一直从事相关领域的高速DSP、ARM和FPGA系统硬、软件设计开发，具有非常丰富的高速PCB设计经验。精通TI公司的C6000、ADI公司的TigerSHarc等系列高速DSP，成功开发了多个高速DSP、ARM和FPGA结合的高难度项目，尤其擅长多处理器系统的开发，熟悉多种图像/视频压缩算法，在计算机学报等刊物上发表论文20余篇。

八、授课方法：采用理论与上机实践同步的专题讲解，结合交流、讨论、案例分析等互动的方式，学习后向经考核合格的学员颁发证书。并为学员与专家、学员与学员之间建立广阔的交流平台，使学员在学习后也可以与专家共同解决在自己工作实践中碰到的困惑与难题。

九、收费标准：1980元/人，3-5人9.5折优惠，6人以上9折优惠，含资料\午餐\课时费。

十、付款方式：学员报名后，请直接将款汇到指定账号（见回执表）。

北京中际赛威文化发展有限司

     2007年12月20日

高速电路设计研修班报名回执表

联系地址：北京市天通苑西三区21号楼7单元501室    邮    编：102218

收款单位：北京中际赛威文化发展有限公司 开户行：广东发展银行天通苑支行

帐    号：137231516010001323（汇款用途务必注明“PCB培训”)

咨询电话:010-64113137-1028   

移动电话：13439365093          传真：010-64123385/64123426

联 系 人： 翁 健               E-mail:zhongji501@zhongjisaiwei.com