原创 0.65V 3mW CMOS低噪声放大器设计

(2) 在放大过程中自身引入尽可能小的噪声和信号失真。

(3) 具有比较好的线性度。

(4) 输入输出端实现50 Ω阻抗匹配。

在设计中，我们力求上述各性能指针达到最优，但是通常很难实现。因为这些性能指针总是相互牵制、影响，有时甚至矛盾。因此在设计过程中如何采用折衷原则兼顾各项指针是尤为重要的。

随着微电子技术的不断发展，MOS器件特征尺寸不断减小，硅基CMOS工艺已经达到0.1 μm以下，MOS器件的高频特性也因此得以改善，截止工作频率已经达到200 GHz以上。这使得CMOS工艺的工作频率已经达到GHz频段的射频集成电路(GHz RFIC)的要求，而且其本身又具有低价格、低功耗和高集成度的特点以及和基带数字电路的工艺相兼容最终可以实现片上系统(SoC)的特点，使得这种工艺在实现GHz RFIC时，在性价比上拥有明显的优势。D.K.Shadfer和T.H.Lee设计实现了用于GPS的1.5 GHz的CMOS低噪声放大器；C.S.Kim等人利用0.8μm CMOS工艺设计实现了 1.9 GHz全集成低噪声放大器。Wenjun Sheng等人采用0.35 μm CMOS工艺设计了应用于Bluetooth的接收机；’Wang Wenqi利用0.25 μmCMOS工艺设计并制作了工作在2.4 GHz的全集成的低噪声放大器。本文采用TSMC0.18μm CMOS RF工艺设计了一个工作在中心频率为5.7 GHz的低噪声放大器。使用ADS进行的电路仿真结果表明，在5.4～5.8 GHz的设计工作频带内，S21达到17 dB，S11小于-11 dB，噪声系数小于2.2 dB，线性度指针IIP3为-11.6 dBm。整个电路采用0.65 V的电源供电，直流功耗仅为3 mW，能很好地满足低电压、低功耗的要求。

2 电路结构设计

2.1 输入匹配

在图1(b)中，漏极沟道噪声电流为：

式中，gd0为源漏电压偏置为0时的漏极输出电导，gm为MOS管的跨导，γ为与工艺、偏置相关的常数，值在2∕3～2之间，a=gm∕gd0<1。

在频率较高的情形下，必须考虑非准静态效应，此时，MOS管的沟道和栅氧可以视为分布式电阻-电容网络。MOS管的栅极和源极之间不再是纯电容性，还存在等效沟道电导Gch。一方面，沟道噪声电流通过栅氧电容耦合到栅极，形成栅极噪声电流，其值为：

式中,，Cgs为MOS管的栅极到源极电容，&为与工艺、偏置相关的常数，值在4∕3～15∕2之间。栅极噪声电流与沟道漏极噪声电流来源相同，二者的相关系数为：

对于长沟道情形，c=j0.395。不考虑沟道电导对于输入匹配的影响时，在源极电感负反馈匹配结构中，利用源极电感Ls和栅极电感Lg实现阻抗匹配。如图1(a)所示。输入端阻抗Zin可由下式给出：

设输入信号角频率为ω0，调谐输入回路使之在工作频率处串联谐振，即有：

此时输入阻抗Zin可由式(6)给出：

最后，根据输入阻抗Rs为纯电阻(50 Ω)，就可使输入端匹配至50 Ω。

2.2 放大电路结构

基于CMOS工艺的低噪声放大器设计一般采用经典的共源共栅级联结构，如图2所示。该种结构有利于减小密勒效应，增加反向隔离度。其中共源MOS管M1作为主放大管给电路提供足够的增益，共栅管M2用来减小M1的Cgd1引起的Miller效应以及增强整个电路的反向隔离性能。

对于共源共栅结构，其等效跨导为：

从式(7)中可以看出，较小的Ls值可以获得较大的增益，但是同时也会使得输入阻抗远离50 Ω的匹配点，这样一个必然的结果就是使得S11的值增大，即输入反射增大，这就必然要求我们对于各个参数综合考虑。

为了适应低电压的要求，可以采用图3所示的电路，在放弃了原来的堆栈结构之后，该电路结构能够在0.65 V的低电压下工作。

3 参数选择与仿真结果讨论

此次所设计的低噪声放大器电路原理图如图4所示，其中包括了偏置电路及输出缓冲极。根据文献[1]，M1管的栅宽设为125μm，M2的栅宽与M1相同。

4 结 语

本文给出了一个适合0.65 V低工作电压的低噪声放大器设计，实验结果表明电路的增益达到了17 dB。在整个设计工作频带(5.4～5.8 GHz)内，S11<-11 dB，S22<-16 dB。电路的1 dB增益压缩点P1dB为-38.4 dBm，三阶交调IIP3为-11.6 dBm。电路的直流功耗仅为3 mW，符合目前器件低功耗的发展趋势。