原创 第一个verilog的程序完工了

2009-1-21 21:33 1799 7 7 分类: FPGA/CPLD
我的第一个自己写的程序完成了。实现的是0到59的计数。程序很粗糙。因为是第一次用verilog,肯定有很多不妥之处,https://static.assets-stash.eet-china.com/album/old-resources/2009/1/21/d311c60d-7ee0-43c2-b364-60b52d84c064.rar现在贴出来,希望有大虾们看了多多指点。
PARTNER CONTENT

文章评论0条评论)

登录后参与讨论
EE直播间
更多
我要评论
0
7
关闭 站长推荐上一条 /3 下一条