原创 Cadence钻孔相关操作

2011-10-21 11:24 3603 8 9 分类: PCB

在Cadence allegro中完成布局、布线后,后期还需要进行钻孔、出光绘文件等操作。

本文就钻孔处理步骤进行简要说明。

对于钻孔需要处理的如图中红线标注所示,共有4步,

如果PCB板上还有矩形等非规则的钻孔,则还需要第5步NC Route进行处理。

20111021104945366.jpg

下面分别说明:

1.Drill Customization

对钻孔的Figure和Characters等进行处理,可以用Auto generate symbols对不同的钻孔产生不同的figure形状,然后再分别对Symbol Characters栏中的钻孔字符进行修改(一般对于不同的钻孔应该对应不同的钻孔字符),最后Validate,OK即可。

20111021105007337.jpg

2.Drill Legend

产生钻孔图例,注意单位的选择Mils(与PCB的所有单位设置应一致)。

另外,Legends中有Layer pairBy layer的选择,一般而言,如果板上全为通孔时选择Layer pair;如果板上有盲/埋孔时则选择By layer。

20111021105034819.jpg

3.NC Parameters设置

Code选择ASCII即可,注意Format的设置,应与出光绘等的格式设置一致,通常精度设为整数3,小数5,如图所示,其他的默认即可。

20111021111243267.jpg

4.NC Drill

这一项的设置通常默认即可,也可以把Auto tool select勾上,这些一般板厂都能处理。

20111021105104887.jpg

5.NC Route

这一项的设置主要是针对板子上有不规则的钻孔时的处理。

20111021105129800.jpg

至此,PCB板的钻孔部分的处理就结束了,后续将对出光绘文件的步骤进行说明。

 

 

文章评论1条评论)

登录后参与讨论

用户1611293 2012-7-19 15:32

最近刚刚学习cadence,谢谢分享
相关推荐阅读
asus119_412419641 2013-07-17 23:41
Allegro使用小结
1、解决Allegro在大鼠标模式下的拖影问题(尤其在Win7系统下) 大鼠标去掉拖影的设置方法:在env文件里面一句set infinite_cursor_bug_nt 注意:在pcbe...
asus119_412419641 2013-07-15 23:37
FPGA代码设计规范整理
  1、设计中的FIFO、状态机接口需要有异常恢复状态和状态上报机制,格雷码电路防止被综合电路优化掉。 a)自行设计的格雷码FIFO(一般用于连续数据流跨时钟域)用Synplify综合时,...
asus119_412419641 2013-07-15 22:03
FPGA代码设计规范整理
  1、设计中的FIFO、状态机接口需要有异常恢复状态和状态上报机制,格雷码电路防止被综合电路优化掉。 a)自行设计的格雷码FIFO(一般用于连续数据流跨时钟域)用Synplify综合时,...
asus119_412419641 2013-07-15 21:58
FPGA代码设计规范整理
  1、设计中的FIFO、状态机接口需要有异常恢复状态和状态上报机制,格雷码电路防止被综合电路优化掉。 a)自行设计的格雷码FIFO(一般用于连续数据流跨时钟域)用Synplify综合时,...
asus119_412419641 2013-06-30 23:28
Cadence Allegro导网表的错误问题解决
  在Allegro导入网表的时候,有时候会出现这样一个错误问题,如下:   ------ Oversights/Warnings/Errors ------   #1   E...
asus119_412419641 2013-04-24 17:22
[博客大赛]关于OrCAD Capture CIS导网表出现问题的解决方法
在Capture CIS中完成原理图编辑修改后,导出网表时,出现了以下错误:   #192 ERROR(ORCAP-36004): Conflicting values of part n...
我要评论
1
8
关闭 站长推荐上一条 /2 下一条