初始化CES后，打开CES对话框，会发现很多网络后面多出了几个“^^^”，经过几次尝试，终于找到原因。这里带有“^^^”就跟Allegro里面的x-net是一个概念，就是把串联无源器件的的所有网络看成一个整体，如下图：
这在做仿真时非常有用。如下图中，AGND网络就包含了AGND、N69470、N73583三个网络。
但是我们在做CES约束的时候，有时候有必需把这些网络解开，此时，勾选“Analog”的选框即可，如下图中，勾选后网路自动打散开：
在做“安全间距”约束的时候，Via到Via的间距需要稍作留心。如下图中，典型的一个4层板，第2层和第3层分别是地层和电源层。在Via To Via时，4个层的数据分别是10/20/20/10，初看上去似乎没有问题，但仔细分析一下，Via是通孔，在第2层和第3层设置成20，意味着第1层和第4层设置的10就失效了，也是20了，也就是说，这4个层的数据，起作用的是那个最大的数值，这里需要引起注意。Mentor在这里也没有做提示，不知道这算不算是个Bug。
- 上一篇： 【原创】Expedition 中的打印机
- 下一篇： 【原创】总线收发器与电平转换
文章评论（1条评论）
登录后参与讨论
相关推荐阅读
-
用户145710 2011-10-24 10:09
- 【原创】 Xilinx DDR控制器使用中的一些问题
- Xilinx DDR控制器使用中的一些问题 XILINX 公司在最新的Spartan6中集成了MCB硬核，它可以支持到DDR3-800，而且对于大多数厂家的存储芯片都支持（Micron、Elpid...
-
- 【原创】使用HDL Designer 加速设计之流程配置
- 使用HDL Designer 加速设计之流程配置 1，HDL Designer Series简介 HDL Designer Series是Mentor公司一款针对FPGA和ASIC工程中“设...
-
- 【原创】使用HDL Designer 加速设计之Design Check
- 使用HDL Designer 加速设计之Design Checker Design Checker作为HDL Designer的一个组件，主要是用来检查语法规则和代码风格，这个类似于Synop...
-
- 【原创】总线收发器与电平转换
- 一，74HC245与74HCT245 245是比较常见的总线收发器，具有转换速度快、驱动能力强且价格便宜等优点，广泛应用于各个设计中。 首先，有几个概念需要搞清楚： 1) 输入高...
-
- 【原创】Inout的使用和仿真
- Inout类型在使用和仿真时需要将其理解为2个端口，每个时刻有且只有一个在使用状态。我们在处理时可以将其手动分为2个端口，一个输入，另一个是输出。当用作输入端口时，输出端口处于“高阻”...
EE直播间
更多
-
第三代功率半导体器件测试解决方案 直播时间： 03月06日 10:00
关闭
站长推荐
/3 
/3
-
返回顶部
-
xucun915_925777961 2011-5-28 10:24