原创 三相无刷电机控制与TMS320F2812 -- F2812简介（5）

系统控制与时钟

    系统控制与时钟模块包括复位控制、时钟、功耗控制，如图1所示。

复位控制：

    外部复位脚XRS输入低电平信号后，系统控制模块产生内核复位信号（Reset），使CPU复位。再由CPU产生外设复位信号，使各个外设复位。

功耗管理：

       F2812有三种低功耗模式，分别是空闲模式、就绪模式、停机模式。低功耗模式下，CPU进入休眠状态，软件不再继续执行。通过配置控制寄存器或执行软件指令，芯片即可转入低功耗模式；在外部信号或外设中断激励下，芯片可以恢复到正常工作状态。

时钟：

    外部石英晶体（X1、X2）与振荡器（OSC）连接，产生与石英晶体谐振频率相同的时钟信号，经锁相环（PLL）倍频后，产生CPU输入时钟信号（CLKIN）。锁相环倍频系数可软件配置，最高可达5倍频。

    时钟输入信号（CLKIN）经CPU后输出，称为系统时钟（SYSCLKOUT），它位的频率相同。SYSCLKOUT信号是所有外设的基准时钟信号。

       eCAN模块：寄存器以SYSCLKOUT为时钟基准进行存取操作，功能模块也按SYSCLKOUT为时钟基准运行；

    低速外设模块：寄存器以SYSCLKOUT为时钟基准进行存取操作；SYSCLKOUT经低速分频器分频后，产生低速时钟（LSPCLK）。低速外设功能模块就以LSPCLK为时钟基准运行。低速外设包括SCI、SPI等；

    高速外设模块：寄存器以SYSCLKOUT为时钟基准进行存取操作；SYSCLKOUT经高速分频器分频后，产生高速时钟（HSPCLK）。高速外设功能模块就以HSPCLK为时钟基准运行。高速外设包括EVA、EVB、ADC等；

图1 时钟与复位

    图2为振荡器与锁相环连接关系简图。外部晶体和片内振荡器产生振荡时钟（OSCCLK）。振荡时钟分成三路：一路信号直接连接选路器，一路通过PLL倍频后两分频接选路器，第三路跳过PLL后两分频接选路器。

    选路信号受管脚XF_PLLDIS控制，在外部复位信号XRS低电平有效时，F2812锁存XF_PLLDIS信号的状态（XPLLDIS），作为选路信号。XPLLDIS为低电平时，PLL禁止，CLKIN就为OSCCLK；

    锁相环（PLL）的工作状态可由软件配置，它的倍频系数可配置为0~10。如果配置为0，PLL为旁路状态，则CLKIN = OSCCLK/2；其余情况下CLKIN = OSCCLK * 倍频系数 / 2。

图2 振荡器与锁相环