在所遇過最為常見的應用問題中，有一項就是在交流耦合運算放大器或是交流耦合儀表放大器電路中無法為偏壓電流提供dc回流路徑。如圖1所示，電容器以串連方式連接在運算放大器的非反相(＋)輸入，以使其交流耦合，這是一種可以阻斷與輸入電壓VIN相關之dc電壓的簡單方法。當遇到放大器輸入端只要有很小的dc電壓就會限制其動態範圍，或者甚至會造成輸出飽和的高增益應用領域時，這種方式特別的有用。然而，在高阻抗輸入中進行電容性耦合，但卻沒有替流入非反相輸入的電流提供dc路徑的話，這將會造成很麻煩的情況。
圖1：功能不全的交流耦合運算放大器電路。
實際上會發生的狀況是輸入偏壓電流會流經過耦合電容器並對其充電，直到超過放大器輸入電路的共模電壓等級，或者使輸出達到極限。電容器會依據輸入偏壓電流的極性，而朝向正極的供應電壓或者朝向負極的供應電壓充電。偏壓電壓會藉由放大器的封閉迴路dc增益而被放大。
這個程序可能會花費很長的時間。舉例來說，具有場效電晶體(FET)輸入的放大器在1-pA偏壓電流下，透過一組0.1-μF的電容器進行耦合時，將會具有10-12/10-7=10μV/s或是每分鐘600μV的充電速率。假如增益是100，那麼輸出就會以每分鐘0.06V漂移。因此，未經詳加注意的實驗室測試(使用經過交流耦合的觀測儀器)將可能無法偵測到這種問題，而電路也要在數小時之後才會失效。很顯然的，同時避免這些問題是有其必要性的。
圖2所示為針對此相當常見之問題的解決方案。在圖中，運算放大器輸入以及接地線之間連結有一顆電阻，以便提供輸入偏壓電流作為路徑。想要將因為輸入偏壓電流所造成的偏移電壓─在使用雙極運算放大器時，兩者會相互的追蹤─最小化，通常會將R1設置為與並聯的R2和R3組合相等。
圖2：對於雙供應運作下運算放大器輸入之交流耦合的正確方法。
然而需要注意的是，這個電阻會持續的在電路中產生些許的雜訊，因此在電路的輸入阻抗、必要的輸入耦合電容器大小、以及因為電阻所帶來的熱雜訊之間將必須要有所權衡。典型的電阻值一般是會落在100,000歐姆至1M歐姆的範圍內。
類似的問題也可能對儀表放大器電路產生影響。圖3中所示為使用兩組電容器加以交流耦合的儀表放大器電路，其中並沒有輸入偏壓電流回流路徑。這種問題在使用雙電源供應(圖3a)與單電源供應(圖3b)的儀表放大器電路中是很常見的。
圖3：非功能性交流耦合儀表放大器電路範例。
如圖4中所示，在變壓器耦合的狀況下，假如變壓器的二次迴路中沒有連結至接地線的dc回流路徑，這種問題也可能會發生。
圖4：無功能的變壓器耦合儀表放大器電路。
圖5與圖6中所示為針對這些電路的簡單解決方案。其中，在每個輸入與接地線之間都加入了高量的電阻(RA，RB)。對於雙供應儀表放大器電路而言，這是一個簡單而且實際的解決方案。
圖5：在每個輸入與接地線之間加入高量的電阻，可以提供必要的偏壓電流回流路徑。
圖6：將變壓器輸入耦合至儀表放大器的正確方法。
電阻為輸入偏壓電流提供了放電的路徑。在圖5a中的雙供應範例中，兩組輸入目前都被參照為接地線。在圖5b的單供應範例中，輸入不是被參照為接地線(VCM連結至接地線)就是偏壓電壓～通常為最大輸入電壓範圍的一半。
相同的原則可以應用在變壓器耦合輸入上(圖6)，除非變壓器的二次迴路具有可以接地或是連結至VCM的中央分接頭。
在這些電路當中，會有因為電阻與/或輸入偏壓電流無法匹配而導致的少量偏移電壓誤差。要將這樣的誤差最小化，可以將第三組電阻─值大約是其1/10th(但是仍然會比差動源極電阻大)─連結在兩個儀表放大器的輸入之間(因而使得兩個電阻形成橋接狀態)。
對儀表放大器、運算放大器、以及類比數位轉換器(ADC)提供基準電壓
圖7中所示為以儀表放大器驅動單端ADC的單供應電路。放大器的基準電壓會提供符合零極差動輸入的偏壓電壓，而ADC的基準電壓則會提供常數值(scale factor)。在儀表放大器的輸出與ADC的輸入之間，通常會使用一組簡單的RC低通抗鋸齒濾波器來降低頻外(out-of-band)雜訊。通常設計工程師都會使用像是電阻分流器之類的簡單方法來對儀表放大器與ADC提供基準電壓。這在某些儀表放大器上有可能會產生誤差。
圖7：在典型的單供應電路中以儀表放大器驅動ADC。
正確提供基準電壓
有一種常見的假設，就是儀表放大器的基準輸入終端具有高阻抗值，因為這是一個輸入端。所以設計工程師就很可能會將一組高阻抗源極～像是電阻分流器之類～連結至儀表放大器的基準接腳上。這對於某些類型的儀表放大器可能會導致嚴重的誤差(圖8)。
圖8：錯誤的使用簡單的電壓分流器直接驅動三組運算放大器(3-op-amp)之儀表放大器的基準接腳。
舉例來說，有一種常用的儀表放大器設計，會在其相關的設定上採用如上圖所示的方式連結三組運算放大器。整體訊號增益為：
作為基準輸入的增益(假如是從低阻抗驅動的話)是一致的。然而，在上圖所示的狀況中，儀表放大器的基準接腳是直接連結至一組簡單的電壓分流器上。這將會使得減法器電路的對稱性以及電壓分流器的分配比例失去平衡。儀表放大器的共模拒斥比以及其增益的精確度都會因此而降低。然而，假如R4可以存取的話，那麼其電阻值就可以藉由等同於電壓分流器(此處為50K歐姆)之並聯接腳的電阻而降低，因此該電路就會如同以低阻抗電壓源極～等同於供應電壓的一半(在這個範例中)～作為R4之原始值的方式運作，而減法器的精確度也就得以維持。
假如儀表放大器是封閉式的單一封裝(IC)型態，那麼這種方法就不能使用。另外一項考量則是電壓分流器中電阻的溫度係數應當要與R4以及減法器內的其他電阻相當。最後，這個方法會使得基準電壓失去可調節性。另一方面，假如試圖在電壓分流器中使用較小的電阻值，以便使增加的電阻變成可忽略的狀態，這將會使電源供應的電流消耗量提高，並且增加電路的損耗。不論是在何種狀況下，這種暴力式(brute force)做法都不是一種良好的設計方式。
圖9中所示為比較好的解決方案，在電壓分流器以及儀表放大器的基準輸入之間採用了低功率運算放大器作為緩衝。這可以消除阻抗匹配以及溫度對應的問題，而且基準電壓也可以很輕易的調整。
圖9：從運算放大器的低阻抗輸出驅動儀表放大器的基準接腳。
當放大器被作為使用電壓分流器之供應軌的基準時，仍然維持供電拒斥(PSR)
常常會被忽略掉的一項考量就是任何的雜訊、瞬變、或是供電電壓VS─透過基準輸入送入，會直接增加在輸出上，而只會藉由分流器比例衰減S─的漂移。實際的解決方案包括有旁路(bypassing)以及濾波，可能甚至還需要以精密的基準IC(像是ADR 121)來產生基準電壓，而非只是將VS分接。
在設計同時具有儀表放大器以及運算放大器的電路時，這項考量相當的重要。使用供電拒斥技術可以將放大器與出現在電源軌上的供電噪音、雜訊、以及任何的瞬變電壓變化予以隔離。這點相當的重要，因為許多的現實環境電路是包含、連結、或是存在於只能提供低於理想值之供應電壓的環境中。同時，出現在供應線上的訊號也可以被反饋至電路中、加以放大，並且在正確的條件之下觸發寄生振盪。
現今的運算放大器以及儀表放大器都會將重要的低頻供電拒斥納入成為設計中的一部份。這是受到大多數工程師所認同的一項特點。許多的運算放大器以及儀表放大器具有80dB到100dB以上的PSR規格，這將能夠以10,000到100,000的係數來降低電源供應變化的影響。即便是相當低的40dB PSR規格，都能夠以100的係數使供電變化自放大器中隔離。然而，高頻旁路電容器(如同圖1至圖7中所示)總是比較受到歡迎，而且往往也是必要的。此外，當設計工程師在供應軌上使用了簡單的電阻分流器以及運算放大器作為緩衝，以便為儀表放大器提供基準電壓時，任何供電電壓的變化都會以少量的衰減通過這組電路，並且直接增加至儀表放大器的輸出位準上。所以，除非具有低通濾波功能，否則其IC的常態優良PSR將會因而失去。
在圖10當中，電壓分流器上加入了較大的電容器，藉以將供電變化從輸出上過濾掉並且維持PSR。這組濾波器的-3dB極點是藉由R1/R2的並聯組合以及電容器C1來加以設定的。該極點應該要以大約低於所需最低頻率的10倍加以設定。
圖10：將基準電路退耦以維持PSR。
圖中所示的參考標準值具有大約0.03Hz的-3dB極點頻率。跨過R3的小電容器(0.01-μF)會使得電阻雜訊最小化。濾波器將會佔用一些時間進行充電。使用參考標準值的話，基準輸入的上升時間是常數的數倍(其中T=R3Cf=5s)，或是大約10至15秒。
圖11中所示的電路則做了更進一步的精密改進。其中作為緩衝之用的運算放大器是以主動濾波器的方式運作，這將使得在進行等量的供電退耦時，只需要使用到比原本小了許多的電容器。此外，主動式濾波器也可以被設計成具有較高的Q值，並因而能夠提供較快速的啟動時間。
圖11：將作為緩衝之用的運算放大器連結成主動式濾波器，以驅動儀表放大器的基準接腳。
測試結果：使用圖中所示的各元件值，採用12V電壓，並且以經過濾波的6V基準電壓供應給儀表放大器。利用一組變動頻率的1Vp-p正弦波來對12V供電進行調變，同時將儀表放大器的增益設定為一致。在這些條件下，當頻率降低時，在VREF或是儀表放大器的輸出上不會有任何ac訊號出現在示波器當中，直到接近8Hz為止。對這組電路以低位準的輸入訊號應用於儀表放大器上，經過量測的供應範圍是從4V至25V以上。電路的啟動時間大約是2秒。
單供應運算放大器的退耦
最後，單供應運算放大器電路需要將輸入共模位準予以偏壓處理，以便控制ac訊號的正極與負極擺盪。當這個偏壓是由供電軌利用電壓分流器所提供時，為了要維持PSR，適當的退耦就有其需要。
有一種常見但是不正確的作法是使用一組具有0.1μF旁路電容器的100k歐姆/100k歐姆電阻分流器，對運算放大器的非反相接腳供應VS/2。若是採用這些數值，電源供應的退耦往往都會不太適當，這是因為極點頻率只有32Hz。電路的不穩定狀態會常常發生，特別是在驅動電感負載時。
圖12(非反相)與圖13(反相)中所示乃是為了獲得最佳的結果而完成VS/2退耦偏壓的電路。在兩種情況中，偏壓在非反相輸入端提供，反饋則會使得反向輸入呈現相同的偏壓，而一致的dc增益也會將輸出予以偏壓至相同的電壓。耦合電容器C1會將低頻增益降低，使其與BW3一致。
圖12：具有正確的電源供應退耦之單供應非反相放大器電路。中頻增益=1+R2/R1。
圖13：對單供應反相放大器電路進行適當的退耦。中頻增益=-R2/R1。
在使用100k歐姆/100k歐姆電壓分流器時，有一個不錯的經驗法則就是使用至少10μF的C2值作為0.3Hz-3dB的調降。100μF(0.03Hz極點)的值對於所有的實際電路而言應該是足夠的。
/3 
文章评论（0条评论）
登录后参与讨论