原创 信号链基础知识(第 9 部分)：SAR 转换器工作原理探究

本文将继续对逐次逼近型转换器(SAR)架构进行探讨分析

逐次逼近寄存器转换器(SAR 转换器)是一个二进制搜索树的硬件实现。从理论上来说，就是一个逻辑电路将对一个数值进行推测，然后将该值存储在锁存器并将其施加到一个数模转换器(DAC)。比较器将测定该推测值(如 DAC 报告的那样)是高还是低，然后报告给逻辑电路以指导下一次推测。

通过将最高有效位(MSB)设置为 1，第一次推测被确定在了零点和满量程之间的中间位置。如果 Vin 大于DAC 输出，该比特位则处于开启状态；如果小于 1，该比特位就被重新设置为 0。在每一个连续的时钟周期上，该二进制搜索树程序都会不断运行，以测试下一个较低的有效位。

图1 中的 D/A 转换器由电阻梯形网络构建而成：

图1：SAR 结构图。

在整个转换过程中，Vin 的值必须要保持不变。因此，该电路就需要一个外部采样和保持 (S/H) 功能。大多数先进器件都是根据设计的性质采用一个电容数模转换器 (C-DAC)(如图 2 所示，其本身就具有 S/H 功能)，而非采用电阻梯形网络 DAC。

图2：三位 C-DAC 电路。

C-DAC 的运行采用电荷再分配技术来设置用于二进制搜索的测试电压。该电容串由多个电容器组成(等于 C-DAC 的精度位数与一个虚拟电容器之和)。与 MSB 相关的电容器尺寸最大，每一个连续电容器均为前一个电容器尺寸的一半。因此，就形成了二进制序列。

电容器的平行和等于 2 N-1 C。添加虚拟的电容器(其与 LSB 电容值相等)将得到一个值为 2N C 的总电容。由于总电容是一个偶数二进制数字，因此不断重复的二进制除法会最终除尽，而不会有余数。

下面以C-DAC 型 SAR 转换器为例说明了该转换过程：

表1

可能的比较器结果为：

表2

在该序列的末端，COM 节点上的电压为负，且该节点上的电压振幅小于刚刚确定的比特位的值。

在下一个比特位 MSB-1 上将重复这一过程。该过程会在转换中的每一个比特位上进行，通常会使电压小于该比特位上的步长的大小。

C-DAC 所具有的一大优势在于：与电阻器相比，电容器在硅芯片体积方面要小得多，所以芯片的成本也较低。因此，对于用户而言，该电容器结构在提供内置 S/H 功能的同时，还降低了成本和复杂性。在第 10 部分中，我们将对 Δ-Σ 转换器拓扑结构进行研究分析。