原创 优秀的后端工程师具备的条件

请问数字后端需要哪些知识储备，需要具备什么能力，数字后端的挑战在哪？
数字后端会用到很多EDA软件，那么优秀的工程师在哪些方面能体现出自己的价值呢？
十分感谢！！

有不少人问这个问题，以前介绍过，好像丢了，在此一起回复

<前端>
精通verilog(包括2001)的编程，仿真，测试
充分掌握逻辑综合和时序分析
理解前端经常使用的各种库的格式和内容，比如.v, .lib
了解某个应用领域的知识
学会使用FPGA测试代码
具备DFT的基本概念

<后端>
熟悉后端流程，(IO plan, floorplan, power flan, place, CTS, route)
熟练掌握一种后端工具的使用
学会如何使用工具分析功耗及其对设计的影响，(static/dynamic IR-drop, EM等)
学会使用工具分析和解决cross talk问题
精通时序分析
理解后端常用库和文件的格式，内容，生成和转换，比如: .lib, spice, lef, def
精通一种unix script语言，现在大多用perl，也可以用awk。(TCL不是unix script语言，但是也一定要会)
十分了解circuit design及其工具 (为DRC/LVS准备的)
具备DFT的基本概念
了解package design的种类和过程

一个优秀的后端工程师要能够在复杂的结果中，识别出问题的真假，比如时序上的违反，找出解决问题或者防止问题发生的方法，然后灵活有效地使用工具来达到你的要求。

------------------------------------------------------------------------------------------------------------------------------

做得好的应该是后端指点前端的，逻辑功能就不管了，但是怎么做方便后端就得做后端的人提出指导意见了同意！
1   比如层次尽量保持一致，模块大小尽量均等都是方便后端实现的考虑。
2   对于.18及以下的工艺速度高的电路最好多留点时序slack，不然后端时序会比较难收敛
3   对于比较大的电路尤其要考虑低功耗，宁可增加大量的逻辑也要尽可能降低功耗。不然PR后的PG Ring会很宽，由于PG Ring围绕在core四周，很占芯片面积！
4   输入输出端口的数目应考虑芯片的面积来保证PAD能比较紧凑的摆放，不至于浪费面积。
5   SRAM个数不宜太多，这样会给布线增加难度

做过一点点后端设计，随便想到的一些东西，如有不符欢迎指正交流