原创 光刻技术挑战的影响

最近我和Nick Tredennick 博士进行了一次谈话。他向我阐述了他在近期一次名为最终交汇点的报告中的一些主题。他的报告定义了半导体相关技术发展交汇过程中的三个阶段，其中第一个阶段就是由一些厂商如Digital等由分立元件构造模块的公司所推动的。到了第二阶段，集成电路开始集成分立元件，由此带来的巨大性能提升为小型机取代大型机铺平了道路。Tredennick博士认为，随后半导体性价比的不断提高导致了大量并广为接受的个人计算机的出现，甚至使得小型机和工作站出现了明显的划分。他同时观察到“……所有这些转变都是二维的，也就是平面器件的平面组装。并且，性能和价格驱使着大容量系统的设计。”

Tredennick博士认为晶圆堆叠是下一个关注热点，并且这将是一个“举世瞩目的变化，它将在整个半导体产业中产生地震效应”。在他看来，有两个因素将推动这一聚焦。首先便是个人电脑向移动平台的转变，与此同时也将设计目标由直接的性能成本关系转向当前的强调性能成本与功耗的比率。向这一新目标的转变将推动着未来芯片的集成朝着三维立体发展，因为三维封装意味着更强的灵活性与功能。

第二个因素则更加具有革命性，并且是在业界朝着更小的电路几何尺寸发展的过程中，由预期的面向新光源的转变而触发的。

业界设想半导体性能的每次历史性的提高仍将继续遵循摩尔定律的时间表，尽管实现新的一代更小的晶体管所需的投资呈指数增长。

如今的广泛共识是所期望的性能增长，对于更高晶圆容量的不断增长的需求以及使得成本一如既往不断降低的技术，随着制造工艺朝着亚20纳米线宽的不断挺进将越来越难以实现。我们在事实上可能已经到达这样的境地，由于高昂的花费和未解决的技术障碍，我们已不可能再按照原来进度通过光刻来实现下一代更小的晶体管尺寸。

随着各大厂商在性能/价格优势上不断竞争，并且致力于这些制造工艺上的挑战，其他的提升性能的方法也势必被列入考虑的范围。Tredennick博士期待这些竞争激烈的原始设备供应商和半导体公司将会发现晶圆和晶片的封装技术将实现更低的成本和更好的性能并且相比起仅仅寄希望于缩小晶体管的尺寸，这项技术的实现只需要更低的研发成本。

毋庸置疑的是我们最终能够通过使用新的光源以及其他工艺的改进来实现更小的晶体管。然而，当今的尖端工艺和未来的新光源的配置之间的时间间隔将为其他的提高性能降低成本的方法的研发投资提供机会。此外，到大部分制造商完成这种转变之时，业界将已经在此过渡时期通过聚焦这些新的堆叠封装的理念而完成了根本性的转变。

这一制造方案的影响将对半导体工业素所依赖的基本设想之一发起挑战。价值晶体管曾经一度由后沿工艺生产，车间、设备和开发成本采用分期付款的方式。这种状况随着光刻工艺发展的减慢而发生了改变，并且随着制造工艺的成熟，价值晶体管的最有效的来源将转向晶圆加工厂设备的前沿。随着最小光刻尺寸的降低速率放慢到低于历史速率，晶圆加工的成本将更大地受运行成本的影响。只要大容量生产的效率开始体现出优势，那些已经完成了向前沿工艺转变的晶圆加工厂仍将被用于生产价值晶体管。

如果硅的成本降至零并且晶体管缩小的步伐放慢，那么系统设计者们将从何处来获得更高的性能并增加他们的价值呢？Tredennick博士认为这一问题的答案仍可以从晶片和晶圆堆叠技术中找到。

这一设想的全部影响远远超出了这篇博客的论述范围。我们浅薄的观点仅限于存储器技术，并且我们只能在下一篇博客中论述这一广泛的趋势可能对新存储器技术造成怎样的影响。