原创 STM32 学习笔记之外部中断的初步了解之一

STM32F103有76个中断，包括16个内核中断和60个可屏蔽中断，具有16级16级可编程的中断优先级。

理解STM32的中断，要从中断优先级哦分组开始。而理解中断优先级分组，就要理解什么是抢占优先级，什么是响应优先级。

所谓：

抢占优先级：如果有两中断先后出发，已经在执行的中断优先级如果没有后出发的中断优先级高，就会先处理抢占优先级高的中断，也就是说有较高的抢占优先级的中断可以打断抢占优先级较低的中断，这是实现中断嵌套的基础。

响应优先级：只在同一抢占优先级的中断同时触发时起作用。抢占优先级相同，则优先执行响应优先级较高的中断。响应优先级不会造成中断的嵌套，如果中断的两个优先级都一致，那么优先执行位于中断向量表中位置较高的中断。

STM32通过中断向量控制器(NVIC)来分配抢占优先级和响应优先级的数量。

ARM cortex-m3内核中有一个3位宽度的PRIGROUP数据区，用来指示一个8位数据序列中的小数点的位置从而表示中断优先级的分组。

如果PRIGROUP数据位为000，即为0，说明8位数据序列中小数位置在第1位的左边，为xxxxxxx.y 。用于表示中断优先级的分组的含义就是：用7位的数据宽度来表示抢占优先级的数量，即为128，用1位的数据宽度来表示响应优先级的数量即为2。

STM32中只有5个优先级分组，表示方法略有不同：

MDK中定义的中断相关的寄存器结构体为：

typedef struct

{

  vu32 ISER[2];

  u32  RESERVED0[30];

  vu32 ICER[2];

  u32  RSERVED1[30];

  vu32 ISPR[2];

  u32  RESERVED2[30];

  vu32 ICPR[2];

  u32  RESERVED3[30];

  vu32 IABR[2];

  u32  RESERVED4[62];

  vu32 IPR[15];

} NVIC_TypeDef;

其中：

ISER 全称是interupt set-Enable Registers，这是以讹中断使能寄存器组。ISER[0]的bit0~bit31分别对应中断0～31.ISER[1]的bit0~bit27对应中断32～59，要是能某个中断，必须设置相应的ISER位为1，使该中断被使能。

ICER全称是Interrupt clear-Enable Registers中断清除寄存器组。该寄存器组的功能与ISER的作用恰好相反，是用来清除某个走红段的使能的。

ISPR全称是Interrupt set-Enable Registers，中断挂起控制寄存器。通过置1，可以将正在进行的中断挂起，而执行同级或更高级别的中断，写0无效。

ICPR全称是Interrupt clear-Enable Registers，中断解挂控制寄存器，通过设置1，可以将挂起的中断解挂，置0无效。

IABR全称是Active Bit Registers，是中断激活标志位寄存器组。对应位所代表的中断和ISER一样，如果为1，则表示该位所对应的中断正在被执行。

IPR[15]全称是Interrupt Priority Registers，是中断优先级控制的寄存器。IPR寄存器由15个32bit的寄存器组成，每个可屏蔽中断用8bit，IPR[0]的 [31~24]，[23~16]，[15~8]，[7~0]分别对应中断3～0。

每个可屏蔽中断占用的8bit并没有全部使用，只用了高4位，这4位又分为抢占优先级和响应优先级。

一般把IO口作为外部中断输入的步骤：

1.初始化IO口为输入

2.开启IO口服用时钟，设置IO口与中断线的映射关系

3.开启与该IO口相对应的线上中断/事件，设置触发条件

4.配置中断分组（NVIC），并使能中断

5.编写中断服务函数