 

用户1587532

文章：76 阅读：216557 评论：283 赞：1061

 好友  私信个人主页

文章 76
原创 0
阅读 216557
评论 283
赞 1061

原创深入浅出玩转FPGA

 2011-6-17 16:45  3311 9 15 分类: 消费电子

终于“被”电子版了

出版一年的当儿，随着7K销量的突破，意外发现俺也很荣幸的“被”电子版了。想对扫描的哥们说一句“您辛苦了，谢谢您的支持”！

fpga

写原创有奖励！2024面包板原创奖励正在进行中

上一篇： 3.5寸汽车表盘设计参考实例
下一篇：天马行空——设计不是工程师的全部

PARTNER CONTENT

换一换> 更多>

概伦电子：以开放心态共绘EDA产业新蓝图

概伦电子 2024-12-30

SK海力士将在CES2025亮相‘全方位面向AI的存储器供应商’的新蓝图

SK海力士 2025-01-03

含硅还是不含硅？

Shelby Shevik 2025-01-21

文章评论（6条评论）

登录后参与讨论

用户1625273 2013-8-31 12:00

了解一下。

用户1688655 2013-5-14 22:21

非常棒的资料呀。

用户1451505 2012-11-1 17:03

很受欢迎呀

用户1652128 2012-4-23 20:55

好

用户1652128 2012-4-23 20:51

？

用户1602177 2011-6-22 14:07

“被”总是容易受伤~~

Manor 2011-6-17 18:06

很受欢迎呀

查看更多评论

相关推荐阅读

用户1587532 2012-12-04 14:56: 被忽略的硬件常识; 在特权同学的《都是IO弱上拉惹的祸》一文中，提及了Altera的CPLD在初始化时管脚通常会处于弱上拉状态。在实际示波器采样来看，就表现在上电初期IO脚会有一个短暂（当时是持...

用户1587532 2012-12-04 14:56: 都是IO弱上拉惹的祸; 开发的一款液晶驱动器，接收MCU过来的指令和数据进行图像显示。使用了一片可编程（带使能和PWM调节控制）的背光芯片。在CPLD设计中，上电复位状态将背光使能拉低（关闭），直到MC...

用户1587532 2011-12-29 09:39: 四通道波形动态演示效果; ">http:// http://v.youku.com/v_show/id_XMzM3MDY2NjYw.html 这效果，Cortex-M3可以吗？ ...

用户1587532 2011-12-21 12:54: 高速绘图显示，还是FPGA给力; 示波器的效果，曾经以为难于上青天，殊不知咱用FPGA一样能够轻松效仿。目前只是单通道的显示效果，随后送上4通道独立或叠加的波形效果。感兴趣的朋友不妨去看看他的详细参数：...

用户1587532 2011-10-12 10:23: Keil存储空间自定义分配; Keil存储空间自定义分配看来Capital-Micro的软件支持包做得还不够到位啊，在51编程环境KeilC中使用Astro II器件光有个Capital Micro D...

用户1587532 2011-09-22 16:38: 源同步信号跨时钟域采集的两种方法; 源同步信号跨时钟域采集的两种方法对于数据采集接收的一方而言，所谓源同步信号，即传输待接收的数据和时钟信号均由发送方产生。FPGA应用中，常常需要产生一些源同步接口信...

我要评论

 6

关闭站长推荐

上一条

/3

下一条