原创 综合练习-基于SF-EP1V2的SMG接口设计 [完结]

嗯，终于告一个段落了。

前前后后的更新博客，也真的很耗时间。

这个实验当初也是一个念头而已，谁知道一触就不可收拾。

/****************************************************/

在这里声明一下：

一些人在写Verilog 代码的时候，很喜欢将全部写在一个模块里, 该方法虽然效率好，但是可读性却差。这个实验的构思，就连一个最小的功能也要模块化。这样的方法可以底稿可维护性和可读性也好。但是在组织顶层模块的时候，要多花一些时间。

补充：

多谢关注的各位，大家辛苦了！

/****************************************************/

打包了rar文件，包括：

1. PDF版本的笔记

2. 全实验源码

下载地址：