FPGA开源设计交流群 http://group.ednchina.com/1081/
MSN ：spark_design_group@163.com
有兴趣的可以向此邮件发送个人消息：
注明：
真实姓名（为个人保密） 和 网站ID
个人项目简介：从事方向和项目设计履历
MSN/QQ：实时联系方式
Email：常用和备用的邮件
以上信息内部交流，为各位设计朋友保密。
文章评论（1条评论）
登录后参与讨论
相关推荐阅读
-
用户161340 2009-07-04 12:49
- 理想.激情.生存:技术人员20年工作经历和感悟[作者:马宁伟 ]
- 理想.激情.生存:一位技术管理人员的20年工作经历和感悟 作者:马宁伟 我是一个有10年电子产品研发经验的工程师和10年IT知名公司研发中心管理经验的技术管理者。世上...
-
- 技术人员的学习心态
- 专家还是顾问 做专家，比如一门心思就研究dmvpn。以后有可能去cisco做个tac工程师，但你能专到哪里？再专能专过美国的dmvpn tac么？技术都在us那边啦。本人还是更偏向做一个顾问型的，现在...
-
- (转帖) 如何讀取/寫入文字檔? (IC Design) (Verilog)
- AbstractVerilog雖然為硬體描述語言，亦提供讀取/寫入文字檔的功能。Introduction為什麼需要用Verilog讀取/寫入文字檔呢?主要用在寫Testbench，並且有兩個優點：1....
-
- 太网帧结构详解
- 常见以太网帧结构详解1 以太网相关背景 以太网这个术语通常是指由DEC，Intel和Xerox公司在1982年联合公布的一个标准，它是当今TCP/IP采用的主要的局域网技术，它采用一...
-
- 测试代码
- https://static.assets-stash.eet-china.com/album/old-resources/2008/11/29/586dc375-119b-47ee-abc8-7a3...
-
- 时钟产生模块的分支平衡设计
- 时钟产生模块的分支平衡设计许浒,王逵,方昊,吴费维北京大学微处理器研发中心摘要在现代超大规模集成电路设计中，往往存在多个不同频率的同步时钟，它们一般通过时钟产生模块（clock module）对单一的...
EE直播间
更多
-
第三代功率半导体器件测试解决方案 直播时间： 03月06日 10:00
关闭
站长推荐
/3 
/3
-
返回顶部
-
用户161340 2008-7-27 00:42