用户161340的文章-面包板社区

 

文章

首页 我的博文

用户161340 2009-7-4 12:49: 理想.激情.生存:技术人员20年工作经历和感悟[作者:马宁伟 ]; 理想.激情.生存:一位技术管理人员的20年工作经历和感悟作者:马宁伟我是一个有10年电子产品研发经验的工程师和10年IT ...; 2716 7 0 7

用户161340 2009-2-25 15:28: 技术人员的学习心态; 专家还是顾问做专家，比如一门心思就研究dmvpn。以后有可能去cisco做个tac工程师，但你能专到哪里？再专能专过美国的dmvpn tac么？技术都在us那边啦。本人 ...; 2666 5 1 6

用户161340 2009-1-15 15:04: (转帖) 如何讀取/寫入文字檔? (IC Design) (Verilog); Abstract Verilog雖然為硬體描述語言，亦提供讀取/寫入文字檔的功能。 Introduction 為什麼需要用Verilog讀取/寫入文字檔呢?主要用在寫Testbench，並且有 ...; 4388 7 0 7

用户161340 2009-1-13 13:12: 太网帧结构详解; 常见以太网帧结构详解 1 以太网相关背景以太网这个术语通常是指由DEC，Intel和Xerox公司在1982年联合公布的一个标准， ...; 2973 6 0 6

用户161340 2008-12-3 20:55: 测试代码; https://static.assets-stash.eet-china.com/album/old-resources/2008/11/29/586dc375-119b-47ee-abc8-7a374b771cbe.rar" target=_blank测试代码加密算法 ...; 2767 9 0 9

用户161340 2008-11-25 18:27: 时钟产生模块的分支平衡设计; 时钟产生模块的分支平衡设计许浒,王逵,方昊,吴费维北京大学微处理器研发中心摘要在现代超大规模集成电路设计中，往往存在多个不同频率的同步时 ...; 5086 8 0 8

用户161340 2008-11-25 18:26: DDR内存控制器时序收敛的物理设计; DDR内存控制器时序收敛的物理设计吴费维,王逵,方昊,许浒北京大学微处理器研发中心摘要高速I/O交互的物理设计和时序分析给ASIC设计带来了很 ...; 4140 6 0 6

用户161340 2008-9-17 08:41: 以太网交换原理--来自天极网; https://static.assets-stash.eet-china.com/album/old-resources/2008/9/17/c2170868-108a-4d64-a8cc-5f37a206654c.rar 以太网交换原理--来自天极网 PDF文 ...; 2746 7 0 7

用户161340 2008-9-9 19:16: 基于FPGA的以太网MII接口扩展设计与实现; https://static.assets-stash.eet-china.com/album/old-resources/2008/9/9/757ae2bc-4975-45f9-9f97-7414c4f46ebb.rar 基于 FPGA 的以太网 MII 接口扩展设计 ...; 2248 6 1 7

用户161340 2008-8-7 08:41: SystemVerilog for Verification 第一第二版断言验证; Systemverilog For Verification.part1 Systemverilog For Verification.part2 Systemverilog For Verification.part3 Systemverilog For Ve ...; 3310 6 3 9

用户161340 2008-8-3 18:25: 利用Virtex-5器件实现QDR II SRAM接口; 利用Virtex-5器件实现QDR II SRAM接口提要本应用指南说明了利用 Virtex-5 器件实现 4 字突发四倍数据速率 (Quad Data R ...; 4223 8 0 8

用户161340 2008-7-31 10:54: IEEE802.3-2005 （整理）; 01 IEEE标准.part01 02 IEEE标准.part02 03 IEEE标准.part03 04 IEEE标准.part04 05 IEEE标准.part05 06 IEEE标准.part06 07 ...; 4874 7 11 18

用户161340 2008-7-29 09:28: Sun UltraSPARC II处理器; Sun UltraSPARC II处理器 SPARC，全称为“可扩充处理器架构”（Scalable Processor ARChitecture），是RISC微处理器架构之一。它最早于1985年由升阳电脑所设计 ...; 2837 8 2 10

用户161340 2008-7-27 19:37: I2C-Master Core; 详细设计说明 I2C-Master Core Specification Author: Richard Herveille rherveille@opencores.org Rev. 0.9 July 3, 2003 I2C-M ...; 5784 6 2 8

用户161340 2008-7-27 08:12: 1-WIRE总线源代码 VHDL VERILOG（OPENCORES）; 1-WIRE总线源代码版权声明： //---------------------------------------------------------------------------- // user_logic.v - module //-------- ...; 5207 6 1 7

12 / 2 页下一页

关闭站长推荐

上一条

/3

下一条