原创 基于边界扫描测试（JTAG）的电路设计注意事项

 1、 元件选择：电路板上使用的集成电路（IC）支持边界扫描标准IEEE1149.1，优先选用同时支持IEEE1149.1和IEEE1532标准的可编程集成电路。IEEE1532标准能使来自不同厂家的可编程逻辑集成电路使用相同软件进行编程。
2、 扫描链连接方式：由于LATTICE、XILINX、ALTERA、TI和AD公司的编程软件工具不兼容，因此，为了便于使用各自的编程软件工具进行编程，不同公司的可编程集成电路应放置在不同的扫描链上，每一个扫描链提供一个独立的用于编程和测试的JTAG接口。
如果不同公司的可编程集成电路支持IEEE1532标准，则可以把它们放置在同一扫描链上。此时，可以使用相同的编程软件对来自不同公司的集成电路进行编程。
3、 扫描链中电压处理：尽量把具有相同电压等级的集成电路放在同一条扫描链中。ScanWorks可以提供可编程的JTAG接口电平，以适应不同电压等级的集成电路测试需要。若要把不同电压等级的集成电路设置在同一个扫描链中，则需要进行电平转换。
4、 TCK时钟选择：当把具有不同TCK的速度的集成电路设放置在同一个扫描链时，TCK速度必须设置为扫描链中最慢集成电路的TCK速度。
5、 信号缓冲驱动：边界扫描测试接口信号包括TMS、TCK、TRST、TDI和TDO。为了保证这些信号的完整性，需要对进入数字电路板的接口信号进行缓冲，特别是TCK和TMS。TCK、TMS在进行测试时其典型扇出不能多于10个，为保证信号的完整性及电路的可靠性，一般在扇出大于5个时应进行缓冲驱动处理。常用的缓冲集成电路有54LS244。若54LS244不能满足速度要求，则可以采用速度更快的FPGA作为缓冲器。
6、 芯片边界扫描文件阅读及特殊引脚设置：某些支持边界扫描测试的集成电路有一些特殊功能引脚，这些引脚影响边界扫描测试功能。当进行边界扫描测试时，需要将这些引脚设置到特定的状态。在使用集成电路之前，应仔细阅读该集成电路的BSDL文件，然后按照特殊功能引脚的使用要求进行合理的连接。BSDL文件是由集成电路制造商提供的描述该芯片边界扫描功能的一种文本格式的文件，用记事本即可打开。
    Xilinx SPARTAN XC2S150 FPGA的BSDL文件中指出：当处于边界扫描测试模式时，该芯片的PROGRAM引脚应设置为1；当处于其它工作方式时，PROGRAM引脚应设置为0。为了保证在边界扫描测试模式时，PROGRAM引脚能设置为1，该引脚应连接到一个开关上，利用开关可以设置PROGRAM引脚为1或0。
    TI公司的TMS320C6701（DSP）芯片，当处于正常工作或仿真调试状态时，EMU0和EMU1引脚应设置为11，而处于边界扫描测试状态时，EMU0和EMU1引脚应设置为00。这两个引脚不能连接到固定信号上，应连接到开关上，利用开关设置EMU0和EMU1引脚的状态。