原创 PCI三种标准引脚信号定义

2012-7-11 13:16 4016 22 23 分类: 消费电子
4.jpg
5.jpg

 

 
一、PCI的引脚定义
   32bit PCI系统的管脚按功能来分有以下几类:
  
   系统控制:
      CLK,PCI时钟,上升沿有效。
      RST ,Reset信号 。
   传输控制:
      FRAME#,标志传输开始与结束 。
      IRDY#,Master可以传输数据的标志 。
      DEVSEL#,当Slave发现自己被寻址时置低应答。
      TRDY#,Slave可以转输数据的标志 。
      STOP#,Slave主动结束传输数据的信号 。
      IDSEL,在即插即用系统启动时用于选中板卡的信号 。
   地址与数据总线:
      AD[31::0],地址/数据分时复用总线 。
      C/BE#[3::0],命令/字节使能信号 。
      PAR,奇偶校验信号 。
   仲裁号:
      REQ#,Master用来请求总线使用权的信号 。
      GNT#,Arbiter允许Master得到总线使用权的信号 。
   错误报告:
      PERR#,数据奇偶校验错误 。
      SERR#,系统奇偶校验错误 。
二、操作说明
   当PCI总线进行操作时,发起者(Master)先置REQ#,当得到仲裁器(Arbiter)的许可时(GNT#),会将FRAME#置低,并在AD总线上放置Slave地址,同时C/BE#放置命令信号,说明接下来的传输类型。所有PCI总线上设备都需对此地址译码,被选中的设备要置DEVSEL#以声明自己被选中。然后当IRDY#与TRDY#都置低时,可以传输数据。当Master数据传输结束前,将FRAME#置高以标明只剩最后一组数据要传输,并在传完数据后放开IRDY#以释放总线控制权。

 
 

PCI三种标准的接口用金手指参见文章:PCI总线接口标准

PARTNER CONTENT

文章评论1条评论)

登录后参与讨论

用户1190942 2012-7-13 08:44

hao
相关推荐阅读
用户1627584 2013-10-15 09:16
Allegro小操作
1、出gerger时提示gerber类型不对,则取shape-global dynamic shape parameters里面设置下,具体在void controls 里的artwork for...
用户1627584 2013-03-19 16:17
FPGA寄存器类型reg赋初值问题
最近在学习FPGA,遇到一个棘手的问题,就是FPGA的寄存器类型变量如何赋初值问题。   在网上找了些论坛看了下,总结如下:   1、有的FPGA(后期带有内部RAM的)可以直接在...
用户1627584 2012-11-29 09:28
钽电容封装区别
钽电容封装区别,除了适应电路板所需的体积之外,相应的大体积能做到高容量,高耐压(但不能同时做到),而小体积无法做到。而且特种钽电容也需要大体积的支持,如具有超低ESR的钽电容,多阳极钽电容(一颗封...
用户1627584 2012-11-19 14:02
关于与门在数字电路中的作用
在很多别人的设计中都把一个信号输入同一个与门的A、B输入端,然后从输出端引出最终信号,这是为什么? 是不是为了去除毛刺?   根据网友的回复,整理如下: 1、信号整型,因为其输出为...
用户1627584 2012-10-24 10:44
差分对间的串联电阻作用
一直很迷茫为什么差分对间要加上一个电阻在+-信号之间,不知道大家有什么看法,请指教:   下面是看到网友的回答,不知道对不对: 1、 差分信号是对同一个信号的,经过一...
用户1627584 2012-08-08 17:19
PCI总线接口标准
         PCI总线分为32位和64位两种。AD线有32条,可拓展为64条,工作频率为33MHZ/66MHZ,最大传输速率13...
EE直播间
更多
我要评论
1
22
关闭 站长推荐上一条 /3 下一条