最新发表 推荐阅读 明星博主 原创博文 年度排行 博文排行 博文评论 FPGA/CPLD MCU/ 嵌入式 模拟 电源/新能源 测试测量 通信 智能手机 处理器与DSP PCB 汽车电子 消费电子 智能硬件 物联网 软件与OS 采购与分销 供应链管理 工程师职场 EDA/ IP/ 设计与制造 无人机 机器人/ AI 医疗电子 工业电子 管理
用户1629256
文章：12 阅读：15558 评论：7 赞：108
好友 私信 个人主页

原创 verilog 之组合逻辑

2012-7-24 15:31 904 7 7 分类: FPGA/CPLD

对7,8,9三个点的采样值求和，完成对当前位的判决：三点之和大于1则判为高电平。

20120724153134203.jpg

fpga verilog
写原创有奖励！2024面包板原创奖励正在进行中
PARTNER CONTENT
换一换> 更多>

文章评论（0条评论）

登录后参与讨论
用户1629256
文章：12 阅读：15558 评论：7 赞：108
好友 私信 个人主页
EE直播间
更多
在线研讨会
更多
我要评论
0
7
关闭 站长推荐上一条 /3 下一条
  • 帖子
  • 博文