用户1629256
文章：12 阅读：16851 评论：7 赞：132
好友 私信 个人主页

原创 verilog 之组合逻辑

2012-7-24 15:31 962 9 9 分类: FPGA/CPLD

对7,8,9三个点的采样值求和，完成对当前位的判决：三点之和大于1则判为高电平。

20120724153134203.jpg

fpga verilog
写原创有奖励！2025面包板原创奖励正在进行中
PARTNER CONTENT
换一换> 更多>

文章评论（0条评论）

登录后参与讨论
用户1629256
文章：12 阅读：16851 评论：7 赞：132
好友 私信 个人主页
EE直播间
更多
在线研讨会
更多
我要评论
0
9
关闭 站长推荐上一条 /4 下一条
  • 帖子
  • 博文