建立第一个基于verilog的工程
用按键控制蜂鸣器
（ps 从网上下载的 深入浅出玩转FPGA视频教程确实不错）
1，新建工程
2，新建verilog文件KeyToBeep.v并添加到工程
module KeyToBeep(
key,
beep
);
input key;
output beep;
wire key;
wire beep;
assign beep = ~ key;
endmodule
3，语法检查，编译 ，改错
4，用tools---RTL查看器 查看设计的电路
5，仿真
6，配置引脚，下载测试
下载后
按键默认高电平 蜂鸣器高电平驱动
按键拉低时蜂鸣器工作 所以将按键输入取反
按下按键则蜂鸣器响
松开后蜂鸣器不响
- 上一篇： fpga学习日记4，原理图和代码混合工程初步
- 下一篇： fpga学习日记6，初识Verilog
sunyzz 2015-1-19 21:10
sunyzz 2015-1-19 21:10
DiracFatCat 2015-1-19 11:53
用户402158 2015-1-19 10:36
用户593939 2015-1-18 22:45
用户421074 2013-9-13 10:09
很适合初学者入门，谢谢分享！
用户312471 2013-9-5 21:22