原创 从AVM Seminar学习仿真过程自动化

2008-8-11 20:59 4113 2 6 分类: FPGA/CPLD

在Aldec的AVM Seminar中,我最感兴趣的是AVMS VI-04 - Automating Testbench Tasks with Tcl。这个Seminar讨论的内容和我当前的工作重点是重合的。


研讨会定于Thursday 8/07/2008, 11:00 AM (Pacific Daylight Time)开始。我虽然提前进行了注册,第二天又是休息日,怎奈北京时间凌晨2点还是太晚了些,到底没坚持到开始。好在9号晚上看完比赛回到家,录好的研讨会回放已经上网了, riple 赶紧把它down了下来。


 


研讨会的内容简介如下:


Abstract: Many EDA tools (including Riviera-PRO) incorporate a Tcl shell that enables their actions to be automated by a suitable script. This is particularly useful for repetitive tasks such as running regression tests or a series of related simulations. This presentation introduces the Tcl language and shows how powerful scripts can be quickly put together by someone knowing only a handful of language constructs. It shows how common tasks such as running simulations and extracting results may be automated by a script and how to make such scripts reusable.


从上面这段文字看来,Tcl在仿真过程自动化中可以起到至关重要的作用。这一点是得益于EDA工具对Tcl的支持和扩展。记得我在学习Tcl系列文章的开篇中说:“学会了Tcl,自己就能EDA了”。现在看来,当初的判断和选择是正确的。


看完了研讨会回放,我既找到了支持当前工作方案的有力论据,还学到了几个既巧妙又不失规范的操作。真对得起我这几周以来的期待!


 


摘抄研讨会的Summary如下:


Very simple Tcl scripting can make your life easier:
    consistent compilation flow
    making lists of related files
Just a little more understanding of Tcl can yield big benefits:
    sophisticated management of testbench vector and log files
    automated interaction with other tools (revision control, ...)
Easy access to Tcl scripting in the Aldec simulators
    All simulator commands and variables accessible from Tcl
    Breakpoint, force, examine commands are well suited to scripting-automate repetitive actions


 


从研讨会中,我发现了一个非常有趣的现象:Aldec仿真工具中提供的命令与Modelsim提供的命令竟然如出一辙。do、force、examine、when这样的关键命令和$1、$2这样的.do文件参数传递方式都是一模一样的。


向业界的老大哥看齐对用户和工具商应该都是大有好处的。icon


 


相关链接:


Wed Aug 27 2008 12:46:40 UTC+0800 TCL Drives C Drives SystemVerilog - An Overview


Wed Aug 27 2008 12:46:49 UTC+0800 Using VMM, DPI, and TCL to Leverage Verification and Enable Early Testing, Emulation, and Validation - The Details

文章评论4条评论)

登录后参与讨论

ash_riple_768180695 2008-8-13 12:39

I believe you can find the link yourself in my blog.

tear086_727697317 2008-8-12 10:06

where?

tear086_727697317 2008-8-12 10:06

riple 赶紧把它down了下来。

zhanghaokm_428385128 2008-8-12 08:48

riple总是很前沿,看来跟着你学习是没有问题了,今天开始准备学习TCL。

jizzll_617398179 2008-5-21 22:32

支持
相关推荐阅读
ash_riple_768180695 2015-12-18 11:06
学习示例程序:FPGA快速系统原型设计--敏捷实践
        学习与开发板配套的示例程序,是敏捷实践的起点。示例程序是厂商针对开发板上提供的硬件资源和接口量身定做的工程,可以展示其FPGA芯片的功能和性能特点。从示例程序入手最大的好处就是:示...
ash_riple_768180695 2015-11-03 16:46
开发板选取:FPGA快速系统原型设计--敏捷实践
    既然是“实践”,就不能只谈编码和仿真,必须要上板运行、调试。这个虚拟项目的目标是实现一块兼容Intel82574L以太网控制器的千兆网卡,需要运行在一块具备PCIe接口和10/100/10...
ash_riple_768180695 2015-10-22 12:41
开篇:FPGA快速系统原型设计--敏捷实践
    虽然借用了 “系统原型开发”的标题,本系列文章将围绕FPGA IP级别的开发这个主题展开,如果可能的话,将扩展至FPGA System级别的开发。     先上一篇PPT:RSPwFP...
ash_riple_768180695 2013-08-26 10:21
学习SystemVerilog(二)——学习它的理由
    学习SystemVerilog的理由也很多,我在阅读SystemVerilog for Design 和 SystemVerilog for Verification两本书前言的过程中,总...
ash_riple_768180695 2013-08-26 10:19
学习SystemVerilog(一)——不学习它的理由
    想要学习SystemVerilog已经很久了。曾经尝试通过Accellera网站上给出的LRM学习,怎奈内容众多,找不出入手点和重点,只能望而却步。虽然手头有三本SystemVerilog...
ash_riple_768180695 2011-06-26 23:20
Hardware-Assisted IEEE1588 Implementation Analysis
06/18/11 11:00:05 PM         最近一段时间在研究IEEE1588-2008精确时间同步协议(PTP)。该协议可以在软件中实现,如果需要提高时间同步...
我要评论
4
2
1
2
3
4
5
6
7
8
9
0
关闭 热点推荐上一条 /3 下一条