原创 时间会证明,我是错的

2009-2-25 21:32 3949 7 10 分类: 工程师职场

“智者千虑,必有一失;愚者千虑,必有一得”。愚者的一得之处,未必就是智者一失之所在。所以,愚者不必沾沾自喜,智者在侥幸之余仍要惴惴不安。

世间万物,变化最快的是人的思维。智者和愚者的角色是相对的,也是可以转换的。智者和愚者的差异并不在于“千虑”,而在于“一得一失”之间。“智者”面对“愚者”的挑战,大可不必紧张,只要放下“智者”的既成身份,就可以欣然接受愚者之一得和智者之一失。

爱因斯坦说过“上帝不掷骰子”,爱迪生反对过交流配电系统。时间可以成就智者,也可以证明智者的不智。

爱因斯坦也许会说:时间会证明,我是错的。

相关链接:
海外捉虫记—向别人学习,永远不嫌自己太老

文章评论3条评论)

登录后参与讨论

ash_riple_768180695 2009-3-11 12:59

所以,当工程师难啊——不安的时候多,高兴的时候少!

ash_riple_768180695 2009-3-11 12:57

智者因一失而喜,因一得而不安;愚者因一得而喜,因一失而不安。

用户174962 2009-2-27 17:58

呵呵,蛮不错的~~
相关推荐阅读
ash_riple_768180695 2015-12-18 11:06
学习示例程序:FPGA快速系统原型设计--敏捷实践
        学习与开发板配套的示例程序,是敏捷实践的起点。示例程序是厂商针对开发板上提供的硬件资源和接口量身定做的工程,可以展示其FPGA芯片的功能和性能特点。从示例程序入手最大的好处就是:示...
ash_riple_768180695 2015-11-03 16:46
开发板选取:FPGA快速系统原型设计--敏捷实践
    既然是“实践”,就不能只谈编码和仿真,必须要上板运行、调试。这个虚拟项目的目标是实现一块兼容Intel82574L以太网控制器的千兆网卡,需要运行在一块具备PCIe接口和10/100/10...
ash_riple_768180695 2015-10-22 12:41
开篇:FPGA快速系统原型设计--敏捷实践
    虽然借用了 “系统原型开发”的标题,本系列文章将围绕FPGA IP级别的开发这个主题展开,如果可能的话,将扩展至FPGA System级别的开发。     先上一篇PPT:RSPwFP...
ash_riple_768180695 2013-08-26 10:21
学习SystemVerilog(二)——学习它的理由
    学习SystemVerilog的理由也很多,我在阅读SystemVerilog for Design 和 SystemVerilog for Verification两本书前言的过程中,总...
ash_riple_768180695 2013-08-26 10:19
学习SystemVerilog(一)——不学习它的理由
    想要学习SystemVerilog已经很久了。曾经尝试通过Accellera网站上给出的LRM学习,怎奈内容众多,找不出入手点和重点,只能望而却步。虽然手头有三本SystemVerilog...
ash_riple_768180695 2011-06-26 23:20
Hardware-Assisted IEEE1588 Implementation Analysis
06/18/11 11:00:05 PM         最近一段时间在研究IEEE1588-2008精确时间同步协议(PTP)。该协议可以在软件中实现,如果需要提高时间同步...
我要评论
3
7
关闭 站长推荐上一条 /2 下一条